arch/powerpc/kernel/pci_32.c

   1 /*
   2  * Common pmac/prep/chrp pci routines. -- Cort
   3  */
   4
   5 #include <linux/config.h>
   6 #include <linux/kernel.h>
   7 #include <linux/pci.h>
   8 #include <linux/delay.h>
   9 #include <linux/string.h>
  10 #include <linux/init.h>
  11 #include <linux/capability.h>
  12 #include <linux/sched.h>
  13 #include <linux/errno.h>
  14 #include <linux/bootmem.h>
  15
  16 #include <asm/processor.h>
  17 #include <asm/io.h>
  18 #include <asm/prom.h>
  19 #include <asm/sections.h>
  20 #include <asm/pci-bridge.h>
  21 #include <asm/byteorder.h>
  22 #include <asm/irq.h>
  23 #include <asm/uaccess.h>
  24 #include <asm/machdep.h>
  25
  26 #undef DEBUG
  27
  28 #ifdef DEBUG
  29 #define DBG(x...) printk(x)
  30 #else
  31 #define DBG(x...)
  32 #endif
  33
  34 unsigned long isa_io_base     = 0;
  35 unsigned long isa_mem_base    = 0;
  36 unsigned long pci_dram_offset = 0;
  37 int pcibios_assign_bus_offset = 1;
  38
  39 void pcibios_make_OF_bus_map(void);
  40
  41 static int pci_relocate_bridge_resource(struct pci_bus *bus, int i);
  42 static int probe_resource(struct pci_bus *parent, struct resource *pr,
  43                           struct resource *res, struct resource **conflict);
  44 static void update_bridge_base(struct pci_bus *bus, int i);
  45 static void pcibios_fixup_resources(struct pci_dev* dev);
  46 static void fixup_broken_pcnet32(struct pci_dev* dev);
  47 static int reparent_resources(struct resource *parent, struct resource *res);
  48 static void fixup_cpc710_pci64(struct pci_dev* dev);
  49 #ifdef CONFIG_PPC_OF
  50 static u8* pci_to_OF_bus_map;
  51 #endif
  52
  53 /* By default, we don't re-assign bus numbers. We do this only on
  54  * some pmacs
  55  */
  56 int pci_assign_all_buses;
  57
  58 struct pci_controller* hose_head;
  59 struct pci_controller** hose_tail = &hose_head;
  60
  61 static int pci_bus_count;
  62
  63 static void
  64 fixup_broken_pcnet32(struct pci_dev* dev)
  65 {
  66         if ((dev->class>>8 == PCI_CLASS_NETWORK_ETHERNET)) {
  67                 dev->vendor = PCI_VENDOR_ID_AMD;
  68                 pci_write_config_word(dev, PCI_VENDOR_ID, PCI_VENDOR_ID_AMD);
  69         }
  70 }
  71 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TRIDENT, PCI_ANY_ID,                     fixup_broken_pcnet32);
  72
  73 static void
  74 fixup_cpc710_pci64(struct pci_dev* dev)
  75 {
  76         /* Hide the PCI64 BARs from the kernel as their content doesn't
  77          * fit well in the resource management
  78          */
  79         dev->resource[0].start = dev->resource[0].end = 0;
  80         dev->resource[0].flags = 0;
  81         dev->resource[1].start = dev->resource[1].end = 0;
  82         dev->resource[1].flags = 0;
  83 }
  84 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_IBM,     PCI_DEVICE_ID_IBM_CPC710_PCI64, fixup_cpc710_pci64);
  85
  86 static void
  87 pcibios_fixup_resources(struct pci_dev *dev)
  88 {
  89         struct pci_controller* hose = (struct pci_controller *)dev->sysdata;
  90         int i;
  91         unsigned long offset;
  92
  93         if (!hose) {
  94                 printk(KERN_ERR "No hose for PCI dev %s!\n", pci_name(dev));
  95                 return;
  96         }
  97         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
  98                 struct resource *res = dev->resource + i;
  99                 if (!res->flags)
 100                         continue;
 101                 if (res->end == 0xffffffff) {
 102                         DBG("PCI:%s Resource %d [%016llx-%016llx] is unassigned\n",
 103                             pci_name(dev), i, res->start, res->end);
 104                         res->end -= res->start;
 105                         res->start = 0;
 106                         res->flags |= IORESOURCE_UNSET;
 107                         continue;
 108                 }
 109                 offset = 0;
 110                 if (res->flags & IORESOURCE_MEM) {
 111                         offset = hose->pci_mem_offset;
 112                 } else if (res->flags & IORESOURCE_IO) {
 113                         offset = (unsigned long) hose->io_base_virt
 114                                 - isa_io_base;
 115                 }
 116                 if (offset != 0) {
 117                         res->start += offset;
 118                         res->end += offset;
 119 #ifdef DEBUG
 120                         printk("Fixup res %d (%lx) of dev %s: %llx -> %llx\n",
 121                                i, res->flags, pci_name(dev),
 122                                res->start - offset, res->start);
 123 #endif
 124                 }
 125         }
 126
 127         /* Call machine specific resource fixup */
 128         if (ppc_md.pcibios_fixup_resources)
 129                 ppc_md.pcibios_fixup_resources(dev);
 130 }
 131 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID,            PCI_ANY_ID,                     pcibios_fixup_resources);
 132
 133 void pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 134                         struct resource *res)
 135 {
 136         unsigned long offset = 0;
 137         struct pci_controller *hose = dev->sysdata;
 138
 139         if (hose && res->flags & IORESOURCE_IO)
 140                 offset = (unsigned long)hose->io_base_virt - isa_io_base;
 141         else if (hose && res->flags & IORESOURCE_MEM)
 142                 offset = hose->pci_mem_offset;
 143         region->start = res->start - offset;
 144         region->end = res->end - offset;
 145 }
 146 EXPORT_SYMBOL(pcibios_resource_to_bus);
 147
 148 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 149                              struct pci_bus_region *region)
 150 {
 151         unsigned long offset = 0;
 152         struct pci_controller *hose = dev->sysdata;
 153
 154         if (hose && res->flags & IORESOURCE_IO)
 155                 offset = (unsigned long)hose->io_base_virt - isa_io_base;
 156         else if (hose && res->flags & IORESOURCE_MEM)
 157                 offset = hose->pci_mem_offset;
 158         res->start = region->start + offset;
 159         res->end = region->end + offset;
 160 }
 161 EXPORT_SYMBOL(pcibios_bus_to_resource);
 162
 163 /*
 164  * We need to avoid collisions with `mirrored' VGA ports
 165  * and other strange ISA hardware, so we always want the
 166  * addresses to be allocated in the 0x000-0x0ff region
 167  * modulo 0x400.
 168  *
 169  * Why? Because some silly external IO cards only decode
 170  * the low 10 bits of the IO address. The 0x00-0xff region
 171  * is reserved for motherboard devices that decode all 16
 172  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 173  * but we want to try to avoid allocating at 0x2900-0x2bff
 174  * which might have be mirrored at 0x0100-0x03ff..
 175  */
 176 void pcibios_align_resource(void *data, struct resource *res,
 177                                 resource_size_t size, resource_size_t align)
 178 {
 179         struct pci_dev *dev = data;
 180
 181         if (res->flags & IORESOURCE_IO) {
 182                 resource_size_t start = res->start;
 183
 184                 if (size > 0x100) {
 185                         printk(KERN_ERR "PCI: I/O Region %s/%d too large"
 186                                " (%lld bytes)\n", pci_name(dev),
 187                                dev->resource - res, (unsigned long long)size);
 188                 }
 189
 190                 if (start & 0x300) {
 191                         start = (start + 0x3ff) & ~0x3ff;
 192                         res->start = start;
 193                 }
 194         }
 195 }
 196 EXPORT_SYMBOL(pcibios_align_resource);
 197
 198 /*
 199  *  Handle resources of PCI devices.  If the world were perfect, we could
 200  *  just allocate all the resource regions and do nothing more.  It isn't.
 201  *  On the other hand, we cannot just re-allocate all devices, as it would
 202  *  require us to know lots of host bridge internals.  So we attempt to
 203  *  keep as much of the original configuration as possible, but tweak it
 204  *  when it's found to be wrong.
 205  *
 206  *  Known BIOS problems we have to work around:
 207  *      - I/O or memory regions not configured
 208  *      - regions configured, but not enabled in the command register
 209  *      - bogus I/O addresses above 64K used
 210  *      - expansion ROMs left enabled (this may sound harmless, but given
 211  *        the fact the PCI specs explicitly allow address decoders to be
 212  *        shared between expansion ROMs and other resource regions, it's
 213  *        at least dangerous)
 214  *
 215  *  Our solution:
 216  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
 217  *          This gives us fixed barriers on where we can allocate.
 218  *      (2) Allocate resources for all enabled devices.  If there is
 219  *          a collision, just mark the resource as unallocated. Also
 220  *          disable expansion ROMs during this step.
 221  *      (3) Try to allocate resources for disabled devices.  If the
 222  *          resources were assigned correctly, everything goes well,
 223  *          if they weren't, they won't disturb allocation of other
 224  *          resources.
 225  *      (4) Assign new addresses to resources which were either
 226  *          not configured at all or misconfigured.  If explicitly
 227  *          requested by the user, configure expansion ROM address
 228  *          as well.
 229  */
 230
 231 static void __init
 232 pcibios_allocate_bus_resources(struct list_head *bus_list)
 233 {
 234         struct pci_bus *bus;
 235         int i;
 236         struct resource *res, *pr;
 237
 238         /* Depth-First Search on bus tree */
 239         list_for_each_entry(bus, bus_list, node) {
 240                 for (i = 0; i < 4; ++i) {
 241                         if ((res = bus->resource[i]) == NULL || !res->flags
 242                             || res->start > res->end)
 243                                 continue;
 244                         if (bus->parent == NULL)
 245                                 pr = (res->flags & IORESOURCE_IO)?
 246                                         &ioport_resource: &iomem_resource;
 247                         else {
 248                                 pr = pci_find_parent_resource(bus->self, res);
 249                                 if (pr == res) {
 250                                         /* this happens when the generic PCI
 251                                          * code (wrongly) decides that this
 252                                          * bridge is transparent  -- paulus
 253                                          */
 254                                         continue;
 255                                 }
 256                         }
 257
 258                         DBG("PCI: bridge rsrc %llx..%llx (%lx), parent %p\n",
 259                                 res->start, res->end, res->flags, pr);
 260                         if (pr) {
 261                                 if (request_resource(pr, res) == 0)
 262                                         continue;
 263                                 /*
 264                                  * Must be a conflict with an existing entry.
 265                                  * Move that entry (or entries) under the
 266                                  * bridge resource and try again.
 267                                  */
 268                                 if (reparent_resources(pr, res) == 0)
 269                                         continue;
 270                         }
 271                         printk(KERN_ERR "PCI: Cannot allocate resource region "
 272                                "%d of PCI bridge %d\n", i, bus->number);
 273                         if (pci_relocate_bridge_resource(bus, i))
 274                                 bus->resource[i] = NULL;
 275                 }
 276                 pcibios_allocate_bus_resources(&bus->children);
 277         }
 278 }
 279
 280 /*
 281  * Reparent resource children of pr that conflict with res
 282  * under res, and make res replace those children.
 283  */
 284 static int __init
 285 reparent_resources(struct resource *parent, struct resource *res)
 286 {
 287         struct resource *p, **pp;
 288         struct resource **firstpp = NULL;
 289
 290         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
 291                 if (p->end < res->start)
 292                         continue;
 293                 if (res->end < p->start)
 294                         break;
 295                 if (p->start < res->start || p->end > res->end)
 296                         return -1;      /* not completely contained */
 297                 if (firstpp == NULL)
 298                         firstpp = pp;
 299         }
 300         if (firstpp == NULL)
 301                 return -1;      /* didn't find any conflicting entries? */
 302         res->parent = parent;
 303         res->child = *firstpp;
 304         res->sibling = *pp;
 305         *firstpp = res;
 306         *pp = NULL;
 307         for (p = res->child; p != NULL; p = p->sibling) {
 308                 p->parent = res;
 309                 DBG(KERN_INFO "PCI: reparented %s [%llx..%llx] under %s\n",
 310                     p->name, p->start, p->end, res->name);
 311         }
 312         return 0;
 313 }
 314
 315 /*
 316  * A bridge has been allocated a range which is outside the range
 317  * of its parent bridge, so it needs to be moved.
 318  */
 319 static int __init
 320 pci_relocate_bridge_resource(struct pci_bus *bus, int i)
 321 {
 322         struct resource *res, *pr, *conflict;
 323         unsigned long try, size;
 324         int j;
 325         struct pci_bus *parent = bus->parent;
 326
 327         if (parent == NULL) {
 328                 /* shouldn't ever happen */
 329                 printk(KERN_ERR "PCI: can't move host bridge resource\n");
 330                 return -1;
 331         }
 332         res = bus->resource[i];
 333         if (res == NULL)
 334                 return -1;
 335         pr = NULL;
 336         for (j = 0; j < 4; j++) {
 337                 struct resource *r = parent->resource[j];
 338                 if (!r)
 339                         continue;
 340                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 341                         continue;
 342                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH)) {
 343                         pr = r;
 344                         break;
 345                 }
 346                 if (res->flags & IORESOURCE_PREFETCH)
 347                         pr = r;
 348         }
 349         if (pr == NULL)
 350                 return -1;
 351         size = res->end - res->start;
 352         if (pr->start > pr->end || size > pr->end - pr->start)
 353                 return -1;
 354         try = pr->end;
 355         for (;;) {
 356                 res->start = try - size;
 357                 res->end = try;
 358                 if (probe_resource(bus->parent, pr, res, &conflict) == 0)
 359                         break;
 360                 if (conflict->start <= pr->start + size)
 361                         return -1;
 362                 try = conflict->start - 1;
 363         }
 364         if (request_resource(pr, res)) {
 365                 DBG(KERN_ERR "PCI: huh? couldn't move to %llx..%llx\n",
 366                     res->start, res->end);
 367                 return -1;              /* "can't happen" */
 368         }
 369         update_bridge_base(bus, i);
 370         printk(KERN_INFO "PCI: bridge %d resource %d moved to %llx..%llx\n",
 371                bus->number, i, (unsigned long long)res->start,
 372                (unsigned long long)res->end);
 373         return 0;
 374 }
 375
 376 static int __init
 377 probe_resource(struct pci_bus *parent, struct resource *pr,
 378                struct resource *res, struct resource **conflict)
 379 {
 380         struct pci_bus *bus;
 381         struct pci_dev *dev;
 382         struct resource *r;
 383         int i;
 384
 385         for (r = pr->child; r != NULL; r = r->sibling) {
 386                 if (r->end >= res->start && res->end >= r->start) {
 387                         *conflict = r;
 388                         return 1;
 389                 }
 390         }
 391         list_for_each_entry(bus, &parent->children, node) {
 392                 for (i = 0; i < 4; ++i) {
 393                         if ((r = bus->resource[i]) == NULL)
 394                                 continue;
 395                         if (!r->flags || r->start > r->end || r == res)
 396                                 continue;
 397                         if (pci_find_parent_resource(bus->self, r) != pr)
 398                                 continue;
 399                         if (r->end >= res->start && res->end >= r->start) {
 400                                 *conflict = r;
 401                                 return 1;
 402                         }
 403                 }
 404         }
 405         list_for_each_entry(dev, &parent->devices, bus_list) {
 406                 for (i = 0; i < 6; ++i) {
 407                         r = &dev->resource[i];
 408                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
 409                                 continue;
 410                         if (pci_find_parent_resource(dev, r) != pr)
 411                                 continue;
 412                         if (r->end >= res->start && res->end >= r->start) {
 413                                 *conflict = r;
 414                                 return 1;
 415                         }
 416                 }
 417         }
 418         return 0;
 419 }
 420
 421 static void __init
 422 update_bridge_base(struct pci_bus *bus, int i)
 423 {
 424         struct resource *res = bus->resource[i];
 425         u8 io_base_lo, io_limit_lo;
 426         u16 mem_base, mem_limit;
 427         u16 cmd;
 428         unsigned long start, end, off;
 429         struct pci_dev *dev = bus->self;
 430         struct pci_controller *hose = dev->sysdata;
 431
 432         if (!hose) {
 433                 printk("update_bridge_base: no hose?\n");
 434                 return;
 435         }
 436         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 437         pci_write_config_word(dev, PCI_COMMAND,
 438                               cmd & ~(PCI_COMMAND_IO | PCI_COMMAND_MEMORY));
 439         if (res->flags & IORESOURCE_IO) {
 440                 off = (unsigned long) hose->io_base_virt - isa_io_base;
 441                 start = res->start - off;
 442                 end = res->end - off;
 443                 io_base_lo = (start >> 8) & PCI_IO_RANGE_MASK;
 444                 io_limit_lo = (end >> 8) & PCI_IO_RANGE_MASK;
 445                 if (end > 0xffff) {
 446                         pci_write_config_word(dev, PCI_IO_BASE_UPPER16,
 447                                               start >> 16);
 448                         pci_write_config_word(dev, PCI_IO_LIMIT_UPPER16,
 449                                               end >> 16);
 450                         io_base_lo |= PCI_IO_RANGE_TYPE_32;
 451                 } else
 452                         io_base_lo |= PCI_IO_RANGE_TYPE_16;
 453                 pci_write_config_byte(dev, PCI_IO_BASE, io_base_lo);
 454                 pci_write_config_byte(dev, PCI_IO_LIMIT, io_limit_lo);
 455
 456         } else if ((res->flags & (IORESOURCE_MEM | IORESOURCE_PREFETCH))
 457                    == IORESOURCE_MEM) {
 458                 off = hose->pci_mem_offset;
 459                 mem_base = ((res->start - off) >> 16) & PCI_MEMORY_RANGE_MASK;
 460                 mem_limit = ((res->end - off) >> 16) & PCI_MEMORY_RANGE_MASK;
 461                 pci_write_config_word(dev, PCI_MEMORY_BASE, mem_base);
 462                 pci_write_config_word(dev, PCI_MEMORY_LIMIT, mem_limit);
 463
 464         } else if ((res->flags & (IORESOURCE_MEM | IORESOURCE_PREFETCH))
 465                    == (IORESOURCE_MEM | IORESOURCE_PREFETCH)) {
 466                 off = hose->pci_mem_offset;
 467                 mem_base = ((res->start - off) >> 16) & PCI_PREF_RANGE_MASK;
 468                 mem_limit = ((res->end - off) >> 16) & PCI_PREF_RANGE_MASK;
 469                 pci_write_config_word(dev, PCI_PREF_MEMORY_BASE, mem_base);
 470                 pci_write_config_word(dev, PCI_PREF_MEMORY_LIMIT, mem_limit);
 471
 472         } else {
 473                 DBG(KERN_ERR "PCI: ugh, bridge %s res %d has flags=%lx\n",
 474                     pci_name(dev), i, res->flags);
 475         }
 476         pci_write_config_word(dev, PCI_COMMAND, cmd);
 477 }
 478
 479 static inline void alloc_resource(struct pci_dev *dev, int idx)
 480 {
 481         struct resource *pr, *r = &dev->resource[idx];
 482
 483         DBG("PCI:%s: Resource %d: %016llx-%016llx (f=%lx)\n",
 484             pci_name(dev), idx, r->start, r->end, r->flags);
 485         pr = pci_find_parent_resource(dev, r);
 486         if (!pr || request_resource(pr, r) < 0) {
 487                 printk(KERN_ERR "PCI: Cannot allocate resource region %d"
 488                        " of device %s\n", idx, pci_name(dev));
 489                 if (pr)
 490                         DBG("PCI:  parent is %p: %016llx-%016llx (f=%lx)\n",
 491                             pr, pr->start, pr->end, pr->flags);
 492                 /* We'll assign a new address later */
 493                 r->flags |= IORESOURCE_UNSET;
 494                 r->end -= r->start;
 495                 r->start = 0;
 496         }
 497 }
 498
 499 static void __init
 500 pcibios_allocate_resources(int pass)
 501 {
 502         struct pci_dev *dev = NULL;
 503         int idx, disabled;
 504         u16 command;
 505         struct resource *r;
 506
 507         for_each_pci_dev(dev) {
 508                 pci_read_config_word(dev, PCI_COMMAND, &command);
 509                 for (idx = 0; idx < 6; idx++) {
 510                         r = &dev->resource[idx];
 511                         if (r->parent)          /* Already allocated */
 512                                 continue;
 513                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
 514                                 continue;       /* Not assigned at all */
 515                         if (r->flags & IORESOURCE_IO)
 516                                 disabled = !(command & PCI_COMMAND_IO);
 517                         else
 518                                 disabled = !(command & PCI_COMMAND_MEMORY);
 519                         if (pass == disabled)
 520                                 alloc_resource(dev, idx);
 521                 }
 522                 if (pass)
 523                         continue;
 524                 r = &dev->resource[PCI_ROM_RESOURCE];
 525                 if (r->flags & IORESOURCE_ROM_ENABLE) {
 526                         /* Turn the ROM off, leave the resource region, but keep it unregistered. */
 527                         u32 reg;
 528                         DBG("PCI: Switching off ROM of %s\n", pci_name(dev));
 529                         r->flags &= ~IORESOURCE_ROM_ENABLE;
 530                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
 531                         pci_write_config_dword(dev, dev->rom_base_reg,
 532                                                reg & ~PCI_ROM_ADDRESS_ENABLE);
 533                 }
 534         }
 535 }
 536
 537 static void __init
 538 pcibios_assign_resources(void)
 539 {
 540         struct pci_dev *dev = NULL;
 541         int idx;
 542         struct resource *r;
 543
 544         for_each_pci_dev(dev) {
 545                 int class = dev->class >> 8;
 546
 547                 /* Don't touch classless devices and host bridges */
 548                 if (!class || class == PCI_CLASS_BRIDGE_HOST)
 549                         continue;
 550
 551                 for (idx = 0; idx < 6; idx++) {
 552                         r = &dev->resource[idx];
 553
 554                         /*
 555                          * We shall assign a new address to this resource,
 556                          * either because the BIOS (sic) forgot to do so
 557                          * or because we have decided the old address was
 558                          * unusable for some reason.
 559                          */
 560                         if ((r->flags & IORESOURCE_UNSET) && r->end &&
 561                             (!ppc_md.pcibios_enable_device_hook ||
 562                              !ppc_md.pcibios_enable_device_hook(dev, 1))) {
 563                                 r->flags &= ~IORESOURCE_UNSET;
 564                                 pci_assign_resource(dev, idx);
 565                         }
 566                 }
 567
 568 #if 0 /* don't assign ROMs */
 569                 r = &dev->resource[PCI_ROM_RESOURCE];
 570                 r->end -= r->start;
 571                 r->start = 0;
 572                 if (r->end)
 573                         pci_assign_resource(dev, PCI_ROM_RESOURCE);
 574 #endif
 575         }
 576 }
 577
 578
 579 int
 580 pcibios_enable_resources(struct pci_dev *dev, int mask)
 581 {
 582         u16 cmd, old_cmd;
 583         int idx;
 584         struct resource *r;
 585
 586         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 587         old_cmd = cmd;
 588         for (idx=0; idx<6; idx++) {
 589                 /* Only set up the requested stuff */
 590                 if (!(mask & (1<<idx)))
 591                         continue;
 592
 593                 r = &dev->resource[idx];
 594                 if (r->flags & IORESOURCE_UNSET) {
 595                         printk(KERN_ERR "PCI: Device %s not available because of resource collisions\n", pci_name(dev));
 596                         return -EINVAL;
 597                 }
 598                 if (r->flags & IORESOURCE_IO)
 599                         cmd |= PCI_COMMAND_IO;
 600                 if (r->flags & IORESOURCE_MEM)
 601                         cmd |= PCI_COMMAND_MEMORY;
 602         }
 603         if (dev->resource[PCI_ROM_RESOURCE].start)
 604                 cmd |= PCI_COMMAND_MEMORY;
 605         if (cmd != old_cmd) {
 606                 printk("PCI: Enabling device %s (%04x -> %04x)\n", pci_name(dev), old_cmd, cmd);
 607                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 608         }
 609         return 0;
 610 }
 611
 612 static int next_controller_index;
 613
 614 struct pci_controller * __init
 615 pcibios_alloc_controller(void)
 616 {
 617         struct pci_controller *hose;
 618
 619         hose = (struct pci_controller *)alloc_bootmem(sizeof(*hose));
 620         memset(hose, 0, sizeof(struct pci_controller));
 621
 622         *hose_tail = hose;
 623         hose_tail = &hose->next;
 624
 625         hose->index = next_controller_index++;
 626
 627         return hose;
 628 }
 629
 630 #ifdef CONFIG_PPC_OF
 631 /*
 632  * Functions below are used on OpenFirmware machines.
 633  */
 634 static void
 635 make_one_node_map(struct device_node* node, u8 pci_bus)
 636 {
 637         int *bus_range;
 638         int len;
 639
 640         if (pci_bus >= pci_bus_count)
 641                 return;
 642         bus_range = (int *) get_property(node, "bus-range", &len);
 643         if (bus_range == NULL || len < 2 * sizeof(int)) {
 644                 printk(KERN_WARNING "Can't get bus-range for %s, "
 645                        "assuming it starts at 0\n", node->full_name);
 646                 pci_to_OF_bus_map[pci_bus] = 0;
 647         } else
 648                 pci_to_OF_bus_map[pci_bus] = bus_range[0];
 649
 650         for (node=node->child; node != 0;node = node->sibling) {
 651                 struct pci_dev* dev;
 652                 unsigned int *class_code, *reg;
 653
 654                 class_code = (unsigned int *) get_property(node, "class-code", NULL);
 655                 if (!class_code || ((*class_code >> 8) != PCI_CLASS_BRIDGE_PCI &&
 656                         (*class_code >> 8) != PCI_CLASS_BRIDGE_CARDBUS))
 657                         continue;
 658                 reg = (unsigned int *)get_property(node, "reg", NULL);
 659                 if (!reg)
 660                         continue;
 661                 dev = pci_find_slot(pci_bus, ((reg[0] >> 8) & 0xff));
 662                 if (!dev || !dev->subordinate)
 663                         continue;
 664                 make_one_node_map(node, dev->subordinate->number);
 665         }
 666 }
 667
 668 void
 669 pcibios_make_OF_bus_map(void)
 670 {
 671         int i;
 672         struct pci_controller* hose;
 673         u8* of_prop_map;
 674
 675         pci_to_OF_bus_map = (u8*)kmalloc(pci_bus_count, GFP_KERNEL);
 676         if (!pci_to_OF_bus_map) {
 677                 printk(KERN_ERR "Can't allocate OF bus map !\n");
 678                 return;
 679         }
 680
 681         /* We fill the bus map with invalid values, that helps
 682          * debugging.
 683          */
 684         for (i=0; i<pci_bus_count; i++)
 685                 pci_to_OF_bus_map[i] = 0xff;
 686
 687         /* For each hose, we begin searching bridges */
 688         for(hose=hose_head; hose; hose=hose->next) {
 689                 struct device_node* node;
 690                 node = (struct device_node *)hose->arch_data;
 691                 if (!node)
 692                         continue;
 693                 make_one_node_map(node, hose->first_busno);
 694         }
 695         of_prop_map = get_property(find_path_device("/"), "pci-OF-bus-map", NULL);
 696         if (of_prop_map)
 697                 memcpy(of_prop_map, pci_to_OF_bus_map, pci_bus_count);
 698 #ifdef DEBUG
 699         printk("PCI->OF bus map:\n");
 700         for (i=0; i<pci_bus_count; i++) {
 701                 if (pci_to_OF_bus_map[i] == 0xff)
 702                         continue;
 703                 printk("%d -> %d\n", i, pci_to_OF_bus_map[i]);
 704         }
 705 #endif
 706 }
 707
 708 typedef int (*pci_OF_scan_iterator)(struct device_node* node, void* data);
 709
 710 static struct device_node*
 711 scan_OF_pci_childs(struct device_node* node, pci_OF_scan_iterator filter, void* data)
 712 {
 713         struct device_node* sub_node;
 714
 715         for (; node != 0;node = node->sibling) {
 716                 unsigned int *class_code;
 717
 718                 if (filter(node, data))
 719                         return node;
 720
 721                 /* For PCI<->PCI bridges or CardBus bridges, we go down
 722                  * Note: some OFs create a parent node "multifunc-device" as
 723                  * a fake root for all functions of a multi-function device,
 724                  * we go down them as well.
 725                  */
 726                 class_code = (unsigned int *) get_property(node, "class-code", NULL);
 727                 if ((!class_code || ((*class_code >> 8) != PCI_CLASS_BRIDGE_PCI &&
 728                         (*class_code >> 8) != PCI_CLASS_BRIDGE_CARDBUS)) &&
 729                         strcmp(node->name, "multifunc-device"))
 730                         continue;
 731                 sub_node = scan_OF_pci_childs(node->child, filter, data);
 732                 if (sub_node)
 733                         return sub_node;
 734         }
 735         return NULL;
 736 }
 737
 738 static int
 739 scan_OF_pci_childs_iterator(struct device_node* node, void* data)
 740 {
 741         unsigned int *reg;
 742         u8* fdata = (u8*)data;
 743
 744         reg = (unsigned int *) get_property(node, "reg", NULL);
 745         if (reg && ((reg[0] >> 8) & 0xff) == fdata[1]
 746                 && ((reg[0] >> 16) & 0xff) == fdata[0])
 747                 return 1;
 748         return 0;
 749 }
 750
 751 static struct device_node*
 752 scan_OF_childs_for_device(struct device_node* node, u8 bus, u8 dev_fn)
 753 {
 754         u8 filter_data[2] = {bus, dev_fn};
 755
 756         return scan_OF_pci_childs(node, scan_OF_pci_childs_iterator, filter_data);
 757 }
 758
 759 /*
 760  * Scans the OF tree for a device node matching a PCI device
 761  */
 762 struct device_node *
 763 pci_busdev_to_OF_node(struct pci_bus *bus, int devfn)
 764 {
 765         struct pci_controller *hose;
 766         struct device_node *node;
 767         int busnr;
 768
 769         if (!have_of)
 770                 return NULL;
 771
 772         /* Lookup the hose */
 773         busnr = bus->number;
 774         hose = pci_bus_to_hose(busnr);
 775         if (!hose)
 776                 return NULL;
 777
 778         /* Check it has an OF node associated */
 779         node = (struct device_node *) hose->arch_data;
 780         if (!node)
 781                 return NULL;
 782
 783         /* Fixup bus number according to what OF think it is. */
 784 #ifdef CONFIG_PPC_PMAC
 785         /* The G5 need a special case here. Basically, we don't remap all
 786          * busses on it so we don't create the pci-OF-map. However, we do
 787          * remap the AGP bus and so have to deal with it. A future better
 788          * fix has to be done by making the remapping per-host and always
 789          * filling the pci_to_OF map. --BenH
 790          */
 791         if (machine_is(powermac) && busnr >= 0xf0)
 792                 busnr -= 0xf0;
 793         else
 794 #endif
 795         if (pci_to_OF_bus_map)
 796                 busnr = pci_to_OF_bus_map[busnr];
 797         if (busnr == 0xff)
 798                 return NULL;
 799
 800         /* Now, lookup childs of the hose */
 801         return scan_OF_childs_for_device(node->child, busnr, devfn);
 802 }
 803 EXPORT_SYMBOL(pci_busdev_to_OF_node);
 804
 805 struct device_node*
 806 pci_device_to_OF_node(struct pci_dev *dev)
 807 {
 808         return pci_busdev_to_OF_node(dev->bus, dev->devfn);
 809 }
 810 EXPORT_SYMBOL(pci_device_to_OF_node);
 811
 812 /* This routine is meant to be used early during boot, when the
 813  * PCI bus numbers have not yet been assigned, and you need to
 814  * issue PCI config cycles to an OF device.
 815  * It could also be used to "fix" RTAS config cycles if you want
 816  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 817  * config cycles.
 818  */
 819 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
 820 {
 821         if (!have_of)
 822                 return NULL;
 823         while(node) {
 824                 struct pci_controller* hose;
 825                 for (hose=hose_head;hose;hose=hose->next)
 826                         if (hose->arch_data == node)
 827                                 return hose;
 828                 node=node->parent;
 829         }
 830         return NULL;
 831 }
 832
 833 static int
 834 find_OF_pci_device_filter(struct device_node* node, void* data)
 835 {
 836         return ((void *)node == data);
 837 }
 838
 839 /*
 840  * Returns the PCI device matching a given OF node
 841  */
 842 int
 843 pci_device_from_OF_node(struct device_node* node, u8* bus, u8* devfn)
 844 {
 845         unsigned int *reg;
 846         struct pci_controller* hose;
 847         struct pci_dev* dev = NULL;
 848
 849         if (!have_of)
 850                 return -ENODEV;
 851         /* Make sure it's really a PCI device */
 852         hose = pci_find_hose_for_OF_device(node);
 853         if (!hose || !hose->arch_data)
 854                 return -ENODEV;
 855         if (!scan_OF_pci_childs(((struct device_node*)hose->arch_data)->child,
 856                         find_OF_pci_device_filter, (void *)node))
 857                 return -ENODEV;
 858         reg = (unsigned int *) get_property(node, "reg", NULL);
 859         if (!reg)
 860                 return -ENODEV;
 861         *bus = (reg[0] >> 16) & 0xff;
 862         *devfn = ((reg[0] >> 8) & 0xff);
 863
 864         /* Ok, here we need some tweak. If we have already renumbered
 865          * all busses, we can't rely on the OF bus number any more.
 866          * the pci_to_OF_bus_map is not enough as several PCI busses
 867          * may match the same OF bus number.
 868          */
 869         if (!pci_to_OF_bus_map)
 870                 return 0;
 871
 872         for_each_pci_dev(dev)
 873                 if (pci_to_OF_bus_map[dev->bus->number] == *bus &&
 874                                 dev->devfn == *devfn) {
 875                         *bus = dev->bus->number;
 876                         pci_dev_put(dev);
 877                         return 0;
 878                 }
 879
 880         return -ENODEV;
 881 }
 882 EXPORT_SYMBOL(pci_device_from_OF_node);
 883
 884 void __init
 885 pci_process_bridge_OF_ranges(struct pci_controller *hose,
 886                            struct device_node *dev, int primary)
 887 {
 888         static unsigned int static_lc_ranges[256] __initdata;
 889         unsigned int *dt_ranges, *lc_ranges, *ranges, *prev;
 890         unsigned int size;
 891         int rlen = 0, orig_rlen;
 892         int memno = 0;
 893         struct resource *res;
 894         int np, na = prom_n_addr_cells(dev);
 895         np = na + 5;
 896
 897         /* First we try to merge ranges to fix a problem with some pmacs
 898          * that can have more than 3 ranges, fortunately using contiguous
 899          * addresses -- BenH
 900          */
 901         dt_ranges = (unsigned int *) get_property(dev, "ranges", &rlen);
 902         if (!dt_ranges)
 903                 return;
 904         /* Sanity check, though hopefully that never happens */
 905         if (rlen > sizeof(static_lc_ranges)) {
 906                 printk(KERN_WARNING "OF ranges property too large !\n");
 907                 rlen = sizeof(static_lc_ranges);
 908         }
 909         lc_ranges = static_lc_ranges;
 910         memcpy(lc_ranges, dt_ranges, rlen);
 911         orig_rlen = rlen;
 912
 913         /* Let's work on a copy of the "ranges" property instead of damaging
 914          * the device-tree image in memory
 915          */
 916         ranges = lc_ranges;
 917         prev = NULL;
 918         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 919                 if (prev) {
 920                         if (prev[0] == ranges[0] && prev[1] == ranges[1] &&
 921                                 (prev[2] + prev[na+4]) == ranges[2] &&
 922                                 (prev[na+2] + prev[na+4]) == ranges[na+2]) {
 923                                 prev[na+4] += ranges[na+4];
 924                                 ranges[0] = 0;
 925                                 ranges += np;
 926                                 continue;
 927                         }
 928                 }
 929                 prev = ranges;
 930                 ranges += np;
 931         }
 932
 933         /*
 934          * The ranges property is laid out as an array of elements,
 935          * each of which comprises:
 936          *   cells 0 - 2:       a PCI address
 937          *   cells 3 or 3+4:    a CPU physical address
 938          *                      (size depending on dev->n_addr_cells)
 939          *   cells 4+5 or 5+6:  the size of the range
 940          */
 941         ranges = lc_ranges;
 942         rlen = orig_rlen;
 943         while (ranges && (rlen -= np * sizeof(unsigned int)) >= 0) {
 944                 res = NULL;
 945                 size = ranges[na+4];
 946                 switch ((ranges[0] >> 24) & 0x3) {
 947                 case 1:         /* I/O space */
 948                         if (ranges[2] != 0)
 949                                 break;
 950                         hose->io_base_phys = ranges[na+2];
 951                         /* limit I/O space to 16MB */
 952                         if (size > 0x01000000)
 953                                 size = 0x01000000;
 954                         hose->io_base_virt = ioremap(ranges[na+2], size);
 955                         if (primary)
 956                                 isa_io_base = (unsigned long) hose->io_base_virt;
 957                         res = &hose->io_resource;
 958                         res->flags = IORESOURCE_IO;
 959                         res->start = ranges[2];
 960                         DBG("PCI: IO 0x%llx -> 0x%llx\n",
 961                                     res->start, res->start + size - 1);
 962                         break;
 963                 case 2:         /* memory space */
 964                         memno = 0;
 965                         if (ranges[1] == 0 && ranges[2] == 0
 966                             && ranges[na+4] <= (16 << 20)) {
 967                                 /* 1st 16MB, i.e. ISA memory area */
 968                                 if (primary)
 969                                         isa_mem_base = ranges[na+2];
 970                                 memno = 1;
 971                         }
 972                         while (memno < 3 && hose->mem_resources[memno].flags)
 973                                 ++memno;
 974                         if (memno == 0)
 975                                 hose->pci_mem_offset = ranges[na+2] - ranges[2];
 976                         if (memno < 3) {
 977                                 res = &hose->mem_resources[memno];
 978                                 res->flags = IORESOURCE_MEM;
 979                                 if(ranges[0] & 0x40000000)
 980                                         res->flags |= IORESOURCE_PREFETCH;
 981                                 res->start = ranges[na+2];
 982                                 DBG("PCI: MEM[%d] 0x%llx -> 0x%llx\n", memno,
 983                                             res->start, res->start + size - 1);
 984                         }
 985                         break;
 986                 }
 987                 if (res != NULL) {
 988                         res->name = dev->full_name;
 989                         res->end = res->start + size - 1;
 990                         res->parent = NULL;
 991                         res->sibling = NULL;
 992                         res->child = NULL;
 993                 }
 994                 ranges += np;
 995         }
 996 }
 997
 998 /* We create the "pci-OF-bus-map" property now so it appears in the
 999  * /proc device tree
1000  */
1001 void __init
1002 pci_create_OF_bus_map(void)
1003 {
1004         struct property* of_prop;
1005
1006         of_prop = (struct property*) alloc_bootmem(sizeof(struct property) + 256);
1007         if (of_prop && find_path_device("/")) {
1008                 memset(of_prop, -1, sizeof(struct property) + 256);
1009                 of_prop->name = "pci-OF-bus-map";
1010                 of_prop->length = 256;
1011                 of_prop->value = (unsigned char *)&of_prop[1];
1012                 prom_add_property(find_path_device("/"), of_prop);
1013         }
1014 }
1015
1016 static ssize_t pci_show_devspec(struct device *dev, struct device_attribute *attr, char *buf)
1017 {
1018         struct pci_dev *pdev;
1019         struct device_node *np;
1020
1021         pdev = to_pci_dev (dev);
1022         np = pci_device_to_OF_node(pdev);
1023         if (np == NULL || np->full_name == NULL)
1024                 return 0;
1025         return sprintf(buf, "%s", np->full_name);
1026 }
1027 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
1028
1029 #else /* CONFIG_PPC_OF */
1030 void pcibios_make_OF_bus_map(void)
1031 {
1032 }
1033 #endif /* CONFIG_PPC_OF */
1034
1035 /* Add sysfs properties */
1036 void pcibios_add_platform_entries(struct pci_dev *pdev)
1037 {
1038 #ifdef CONFIG_PPC_OF
1039         device_create_file(&pdev->dev, &dev_attr_devspec);
1040 #endif /* CONFIG_PPC_OF */
1041 }
1042
1043
1044 #ifdef CONFIG_PPC_PMAC
1045 /*
1046  * This set of routines checks for PCI<->PCI bridges that have closed
1047  * IO resources and have child devices. It tries to re-open an IO
1048  * window on them.
1049  *
1050  * This is a _temporary_ fix to workaround a problem with Apple's OF
1051  * closing IO windows on P2P bridges when the OF drivers of cards
1052  * below this bridge don't claim any IO range (typically ATI or
1053  * Adaptec).
1054  *
1055  * A more complete fix would be to use drivers/pci/setup-bus.c, which
1056  * involves a working pcibios_fixup_pbus_ranges(), some more care about
1057  * ordering when creating the host bus resources, and maybe a few more
1058  * minor tweaks
1059  */
1060
1061 /* Initialize bridges with base/limit values we have collected */
1062 static void __init
1063 do_update_p2p_io_resource(struct pci_bus *bus, int enable_vga)
1064 {
1065         struct pci_dev *bridge = bus->self;
1066         struct pci_controller* hose = (struct pci_controller *)bridge->sysdata;
1067         u32 l;
1068         u16 w;
1069         struct resource res;
1070
1071         if (bus->resource[0] == NULL)
1072                 return;
1073         res = *(bus->resource[0]);
1074
1075         DBG("Remapping Bus %d, bridge: %s\n", bus->number, pci_name(bridge));
1076         res.start -= ((unsigned long) hose->io_base_virt - isa_io_base);
1077         res.end -= ((unsigned long) hose->io_base_virt - isa_io_base);
1078         DBG("  IO window: %016llx-%016llx\n", res.start, res.end);
1079
1080         /* Set up the top and bottom of the PCI I/O segment for this bus. */
1081         pci_read_config_dword(bridge, PCI_IO_BASE, &l);
1082         l &= 0xffff000f;
1083         l |= (res.start >> 8) & 0x00f0;
1084         l |= res.end & 0xf000;
1085         pci_write_config_dword(bridge, PCI_IO_BASE, l);
1086
1087         if ((l & PCI_IO_RANGE_TYPE_MASK) == PCI_IO_RANGE_TYPE_32) {
1088                 l = (res.start >> 16) | (res.end & 0xffff0000);
1089                 pci_write_config_dword(bridge, PCI_IO_BASE_UPPER16, l);
1090         }
1091
1092         pci_read_config_word(bridge, PCI_COMMAND, &w);
1093         w |= PCI_COMMAND_IO;
1094         pci_write_config_word(bridge, PCI_COMMAND, w);
1095
1096 #if 0 /* Enabling this causes XFree 4.2.0 to hang during PCI probe */
1097         if (enable_vga) {
1098                 pci_read_config_word(bridge, PCI_BRIDGE_CONTROL, &w);
1099                 w |= PCI_BRIDGE_CTL_VGA;
1100                 pci_write_config_word(bridge, PCI_BRIDGE_CONTROL, w);
1101         }
1102 #endif
1103 }
1104
1105 /* This function is pretty basic and actually quite broken for the
1106  * general case, it's enough for us right now though. It's supposed
1107  * to tell us if we need to open an IO range at all or not and what
1108  * size.
1109  */
1110 static int __init
1111 check_for_io_childs(struct pci_bus *bus, struct resource* res, int *found_vga)
1112 {
1113         struct pci_dev *dev;
1114         int     i;
1115         int     rc = 0;
1116
1117 #define push_end(res, mask) do {                \
1118         BUG_ON((mask+1) & mask);                \
1119         res->end = (res->end + mask) | mask;    \
1120 } while (0)
1121
1122         list_for_each_entry(dev, &bus->devices, bus_list) {
1123                 u16 class = dev->class >> 8;
1124
1125                 if (class == PCI_CLASS_DISPLAY_VGA ||
1126                     class == PCI_CLASS_NOT_DEFINED_VGA)
1127                         *found_vga = 1;
1128                 if (class >> 8 == PCI_BASE_CLASS_BRIDGE && dev->subordinate)
1129                         rc |= check_for_io_childs(dev->subordinate, res, found_vga);
1130                 if (class == PCI_CLASS_BRIDGE_CARDBUS)
1131                         push_end(res, 0xfff);
1132
1133                 for (i=0; i<PCI_NUM_RESOURCES; i++) {
1134                         struct resource *r;
1135                         unsigned long r_size;
1136
1137                         if (dev->class >> 8 == PCI_CLASS_BRIDGE_PCI
1138                             && i >= PCI_BRIDGE_RESOURCES)
1139                                 continue;
1140                         r = &dev->resource[i];
1141                         r_size = r->end - r->start;
1142                         if (r_size < 0xfff)
1143                                 r_size = 0xfff;
1144                         if (r->flags & IORESOURCE_IO && (r_size) != 0) {
1145                                 rc = 1;
1146                                 push_end(res, r_size);
1147                         }
1148                 }
1149         }
1150
1151         return rc;
1152 }
1153
1154 /* Here we scan all P2P bridges of a given level that have a closed
1155  * IO window. Note that the test for the presence of a VGA card should
1156  * be improved to take into account already configured P2P bridges,
1157  * currently, we don't see them and might end up configuring 2 bridges
1158  * with VGA pass through enabled
1159  */
1160 static void __init
1161 do_fixup_p2p_level(struct pci_bus *bus)
1162 {
1163         struct pci_bus *b;
1164         int i, parent_io;
1165         int has_vga = 0;
1166
1167         for (parent_io=0; parent_io<4; parent_io++)
1168                 if (bus->resource[parent_io]
1169                     && bus->resource[parent_io]->flags & IORESOURCE_IO)
1170                         break;
1171         if (parent_io >= 4)
1172                 return;
1173
1174         list_for_each_entry(b, &bus->children, node) {
1175                 struct pci_dev *d = b->self;
1176                 struct pci_controller* hose = (struct pci_controller *)d->sysdata;
1177                 struct resource *res = b->resource[0];
1178                 struct resource tmp_res;
1179                 unsigned long max;
1180                 int found_vga = 0;
1181
1182                 memset(&tmp_res, 0, sizeof(tmp_res));
1183                 tmp_res.start = bus->resource[parent_io]->start;
1184
1185                 /* We don't let low addresses go through that closed P2P bridge, well,
1186                  * that may not be necessary but I feel safer that way
1187                  */
1188                 if (tmp_res.start == 0)
1189                         tmp_res.start = 0x1000;
1190
1191                 if (!list_empty(&b->devices) && res && res->flags == 0 &&
1192                     res != bus->resource[parent_io] &&
1193                     (d->class >> 8) == PCI_CLASS_BRIDGE_PCI &&
1194                     check_for_io_childs(b, &tmp_res, &found_vga)) {
1195                         u8 io_base_lo;
1196
1197                         printk(KERN_INFO "Fixing up IO bus %s\n", b->name);
1198
1199                         if (found_vga) {
1200                                 if (has_vga) {
1201                                         printk(KERN_WARNING "Skipping VGA, already active"
1202                                             " on bus segment\n");
1203                                         found_vga = 0;
1204                                 } else
1205                                         has_vga = 1;
1206                         }
1207                         pci_read_config_byte(d, PCI_IO_BASE, &io_base_lo);
1208
1209                         if ((io_base_lo & PCI_IO_RANGE_TYPE_MASK) == PCI_IO_RANGE_TYPE_32)
1210                                 max = ((unsigned long) hose->io_base_virt
1211                                         - isa_io_base) + 0xffffffff;
1212                         else
1213                                 max = ((unsigned long) hose->io_base_virt
1214                                         - isa_io_base) + 0xffff;
1215
1216                         *res = tmp_res;
1217                         res->flags = IORESOURCE_IO;
1218                         res->name = b->name;
1219
1220                         /* Find a resource in the parent where we can allocate */
1221                         for (i = 0 ; i < 4; i++) {
1222                                 struct resource *r = bus->resource[i];
1223                                 if (!r)
1224                                         continue;
1225                                 if ((r->flags & IORESOURCE_IO) == 0)
1226                                         continue;
1227                                 DBG("Trying to allocate from %016llx, size %016llx from parent"
1228                                     " res %d: %016llx -> %016llx\n",
1229                                         res->start, res->end, i, r->start, r->end);
1230
1231                                 if (allocate_resource(r, res, res->end + 1, res->start, max,
1232                                     res->end + 1, NULL, NULL) < 0) {
1233                                         DBG("Failed !\n");
1234                                         continue;
1235                                 }
1236                                 do_update_p2p_io_resource(b, found_vga);
1237                                 break;
1238                         }
1239                 }
1240                 do_fixup_p2p_level(b);
1241         }
1242 }
1243
1244 static void
1245 pcibios_fixup_p2p_bridges(void)
1246 {
1247         struct pci_bus *b;
1248
1249         list_for_each_entry(b, &pci_root_buses, node)
1250                 do_fixup_p2p_level(b);
1251 }
1252
1253 #endif /* CONFIG_PPC_PMAC */
1254
1255 static int __init
1256 pcibios_init(void)
1257 {
1258         struct pci_controller *hose;
1259         struct pci_bus *bus;
1260         int next_busno;
1261
1262         printk(KERN_INFO "PCI: Probing PCI hardware\n");
1263
1264         /* Scan all of the recorded PCI controllers.  */
1265         for (next_busno = 0, hose = hose_head; hose; hose = hose->next) {
1266                 if (pci_assign_all_buses)
1267                         hose->first_busno = next_busno;
1268                 hose->last_busno = 0xff;
1269                 bus = pci_scan_bus(hose->first_busno, hose->ops, hose);
1270                 hose->last_busno = bus->subordinate;
1271                 if (pci_assign_all_buses || next_busno <= hose->last_busno)
1272                         next_busno = hose->last_busno + pcibios_assign_bus_offset;
1273         }
1274         pci_bus_count = next_busno;
1275
1276         /* OpenFirmware based machines need a map of OF bus
1277          * numbers vs. kernel bus numbers since we may have to
1278          * remap them.
1279          */
1280         if (pci_assign_all_buses && have_of)
1281                 pcibios_make_OF_bus_map();
1282
1283         /* Do machine dependent PCI interrupt routing */
1284         if (ppc_md.pci_swizzle && ppc_md.pci_map_irq)
1285                 pci_fixup_irqs(ppc_md.pci_swizzle, ppc_md.pci_map_irq);
1286
1287         /* Call machine dependent fixup */
1288         if (ppc_md.pcibios_fixup)
1289                 ppc_md.pcibios_fixup();
1290
1291         /* Allocate and assign resources */
1292         pcibios_allocate_bus_resources(&pci_root_buses);
1293         pcibios_allocate_resources(0);
1294         pcibios_allocate_resources(1);
1295 #ifdef CONFIG_PPC_PMAC
1296         pcibios_fixup_p2p_bridges();
1297 #endif /* CONFIG_PPC_PMAC */
1298         pcibios_assign_resources();
1299
1300         /* Call machine dependent post-init code */
1301         if (ppc_md.pcibios_after_init)
1302                 ppc_md.pcibios_after_init();
1303
1304         return 0;
1305 }
1306
1307 subsys_initcall(pcibios_init);
1308
1309 unsigned char __init
1310 common_swizzle(struct pci_dev *dev, unsigned char *pinp)
1311 {
1312         struct pci_controller *hose = dev->sysdata;
1313
1314         if (dev->bus->number != hose->first_busno) {
1315                 u8 pin = *pinp;
1316                 do {
1317                         pin = bridge_swizzle(pin, PCI_SLOT(dev->devfn));
1318                         /* Move up the chain of bridges. */
1319                         dev = dev->bus->self;
1320                 } while (dev->bus->self);
1321                 *pinp = pin;
1322
1323                 /* The slot is the idsel of the last bridge. */
1324         }
1325         return PCI_SLOT(dev->devfn);
1326 }
1327
1328 unsigned long resource_fixup(struct pci_dev * dev, struct resource * res,
1329                              unsigned long start, unsigned long size)
1330 {
1331         return start;
1332 }
1333
1334 void __init pcibios_fixup_bus(struct pci_bus *bus)
1335 {
1336         struct pci_controller *hose = (struct pci_controller *) bus->sysdata;
1337         unsigned long io_offset;
1338         struct resource *res;
1339         int i;
1340
1341         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
1342         if (bus->parent == NULL) {
1343                 /* This is a host bridge - fill in its resources */
1344                 hose->bus = bus;
1345
1346                 bus->resource[0] = res = &hose->io_resource;
1347                 if (!res->flags) {
1348                         if (io_offset)
1349                                 printk(KERN_ERR "I/O resource not set for host"
1350                                        " bridge %d\n", hose->index);
1351                         res->start = 0;
1352                         res->end = IO_SPACE_LIMIT;
1353                         res->flags = IORESOURCE_IO;
1354                 }
1355                 res->start += io_offset;
1356                 res->end += io_offset;
1357
1358                 for (i = 0; i < 3; ++i) {
1359                         res = &hose->mem_resources[i];
1360                         if (!res->flags) {
1361                                 if (i > 0)
1362                                         continue;
1363                                 printk(KERN_ERR "Memory resource not set for "
1364                                        "host bridge %d\n", hose->index);
1365                                 res->start = hose->pci_mem_offset;
1366                                 res->end = ~0U;
1367                                 res->flags = IORESOURCE_MEM;
1368                         }
1369                         bus->resource[i+1] = res;
1370                 }
1371         } else {
1372                 /* This is a subordinate bridge */
1373                 pci_read_bridge_bases(bus);
1374
1375                 for (i = 0; i < 4; ++i) {
1376                         if ((res = bus->resource[i]) == NULL)
1377                                 continue;
1378                         if (!res->flags)
1379                                 continue;
1380                         if (io_offset && (res->flags & IORESOURCE_IO)) {
1381                                 res->start += io_offset;
1382                                 res->end += io_offset;
1383                         } else if (hose->pci_mem_offset
1384                                    && (res->flags & IORESOURCE_MEM)) {
1385                                 res->start += hose->pci_mem_offset;
1386                                 res->end += hose->pci_mem_offset;
1387                         }
1388                 }
1389         }
1390
1391         if (ppc_md.pcibios_fixup_bus)
1392                 ppc_md.pcibios_fixup_bus(bus);
1393 }
1394
1395 char __init *pcibios_setup(char *str)
1396 {
1397         return str;
1398 }
1399
1400 /* the next one is stolen from the alpha port... */
1401 void __init
1402 pcibios_update_irq(struct pci_dev *dev, int irq)
1403 {
1404         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
1405         /* XXX FIXME - update OF device tree node interrupt property */
1406 }
1407
1408 int pcibios_enable_device(struct pci_dev *dev, int mask)
1409 {
1410         u16 cmd, old_cmd;
1411         int idx;
1412         struct resource *r;
1413
1414         if (ppc_md.pcibios_enable_device_hook)
1415                 if (ppc_md.pcibios_enable_device_hook(dev, 0))
1416                         return -EINVAL;
1417
1418         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1419         old_cmd = cmd;
1420         for (idx=0; idx<6; idx++) {
1421                 r = &dev->resource[idx];
1422                 if (r->flags & IORESOURCE_UNSET) {
1423                         printk(KERN_ERR "PCI: Device %s not available because of resource collisions\n", pci_name(dev));
1424                         return -EINVAL;
1425                 }
1426                 if (r->flags & IORESOURCE_IO)
1427                         cmd |= PCI_COMMAND_IO;
1428                 if (r->flags & IORESOURCE_MEM)
1429                         cmd |= PCI_COMMAND_MEMORY;
1430         }
1431         if (cmd != old_cmd) {
1432                 printk("PCI: Enabling device %s (%04x -> %04x)\n",
1433                        pci_name(dev), old_cmd, cmd);
1434                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1435         }
1436         return 0;
1437 }
1438
1439 struct pci_controller*
1440 pci_bus_to_hose(int bus)
1441 {
1442         struct pci_controller* hose = hose_head;
1443
1444         for (; hose; hose = hose->next)
1445                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1446                         return hose;
1447         return NULL;
1448 }
1449
1450 void __iomem *
1451 pci_bus_io_base(unsigned int bus)
1452 {
1453         struct pci_controller *hose;
1454
1455         hose = pci_bus_to_hose(bus);
1456         if (!hose)
1457                 return NULL;
1458         return hose->io_base_virt;
1459 }
1460
1461 unsigned long
1462 pci_bus_io_base_phys(unsigned int bus)
1463 {
1464         struct pci_controller *hose;
1465
1466         hose = pci_bus_to_hose(bus);
1467         if (!hose)
1468                 return 0;
1469         return hose->io_base_phys;
1470 }
1471
1472 unsigned long
1473 pci_bus_mem_base_phys(unsigned int bus)
1474 {
1475         struct pci_controller *hose;
1476
1477         hose = pci_bus_to_hose(bus);
1478         if (!hose)
1479                 return 0;
1480         return hose->pci_mem_offset;
1481 }
1482
1483 unsigned long
1484 pci_resource_to_bus(struct pci_dev *pdev, struct resource *res)
1485 {
1486         /* Hack alert again ! See comments in chrp_pci.c
1487          */
1488         struct pci_controller* hose =
1489                 (struct pci_controller *)pdev->sysdata;
1490         if (hose && res->flags & IORESOURCE_MEM)
1491                 return res->start - hose->pci_mem_offset;
1492         /* We may want to do something with IOs here... */
1493         return res->start;
1494 }
1495
1496
1497 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
1498                                                unsigned long *offset,
1499                                                enum pci_mmap_state mmap_state)
1500 {
1501         struct pci_controller *hose = pci_bus_to_hose(dev->bus->number);
1502         unsigned long io_offset = 0;
1503         int i, res_bit;
1504
1505         if (hose == 0)
1506                 return NULL;            /* should never happen */
1507
1508         /* If memory, add on the PCI bridge address offset */
1509         if (mmap_state == pci_mmap_mem) {
1510                 *offset += hose->pci_mem_offset;
1511                 res_bit = IORESOURCE_MEM;
1512         } else {
1513                 io_offset = hose->io_base_virt - ___IO_BASE;
1514                 *offset += io_offset;
1515                 res_bit = IORESOURCE_IO;
1516         }
1517
1518         /*
1519          * Check that the offset requested corresponds to one of the
1520          * resources of the device.
1521          */
1522         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
1523                 struct resource *rp = &dev->resource[i];
1524                 int flags = rp->flags;
1525
1526                 /* treat ROM as memory (should be already) */
1527                 if (i == PCI_ROM_RESOURCE)
1528                         flags |= IORESOURCE_MEM;
1529
1530                 /* Active and same type? */
1531                 if ((flags & res_bit) == 0)
1532                         continue;
1533
1534                 /* In the range of this resource? */
1535                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
1536                         continue;
1537
1538                 /* found it! construct the final physical address */
1539                 if (mmap_state == pci_mmap_io)
1540                         *offset += hose->io_base_phys - io_offset;
1541                 return rp;
1542         }
1543
1544         return NULL;
1545 }
1546
1547 /*
1548  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
1549  * device mapping.
1550  */
1551 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
1552                                       pgprot_t protection,
1553                                       enum pci_mmap_state mmap_state,
1554                                       int write_combine)
1555 {
1556         unsigned long prot = pgprot_val(protection);
1557
1558         /* Write combine is always 0 on non-memory space mappings. On
1559          * memory space, if the user didn't pass 1, we check for a
1560          * "prefetchable" resource. This is a bit hackish, but we use
1561          * this to workaround the inability of /sysfs to provide a write
1562          * combine bit
1563          */
1564         if (mmap_state != pci_mmap_mem)
1565                 write_combine = 0;
1566         else if (write_combine == 0) {
1567                 if (rp->flags & IORESOURCE_PREFETCH)
1568                         write_combine = 1;
1569         }
1570
1571         /* XXX would be nice to have a way to ask for write-through */
1572         prot |= _PAGE_NO_CACHE;
1573         if (write_combine)
1574                 prot &= ~_PAGE_GUARDED;
1575         else
1576                 prot |= _PAGE_GUARDED;
1577
1578         printk("PCI map for %s:%llx, prot: %lx\n", pci_name(dev),
1579                 (unsigned long long)rp->start, prot);
1580
1581         return __pgprot(prot);
1582 }
1583
1584 /*
1585  * This one is used by /dev/mem and fbdev who have no clue about the
1586  * PCI device, it tries to find the PCI device first and calls the
1587  * above routine
1588  */
1589 pgprot_t pci_phys_mem_access_prot(struct file *file,
1590                                   unsigned long pfn,
1591                                   unsigned long size,
1592                                   pgprot_t protection)
1593 {
1594         struct pci_dev *pdev = NULL;
1595         struct resource *found = NULL;
1596         unsigned long prot = pgprot_val(protection);
1597         unsigned long offset = pfn << PAGE_SHIFT;
1598         int i;
1599
1600         if (page_is_ram(pfn))
1601                 return prot;
1602
1603         prot |= _PAGE_NO_CACHE | _PAGE_GUARDED;
1604
1605         for_each_pci_dev(pdev) {
1606                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
1607                         struct resource *rp = &pdev->resource[i];
1608                         int flags = rp->flags;
1609
1610                         /* Active and same type? */
1611                         if ((flags & IORESOURCE_MEM) == 0)
1612                                 continue;
1613                         /* In the range of this resource? */
1614                         if (offset < (rp->start & PAGE_MASK) ||
1615                             offset > rp->end)
1616                                 continue;
1617                         found = rp;
1618                         break;
1619                 }
1620                 if (found)
1621                         break;
1622         }
1623         if (found) {
1624                 if (found->flags & IORESOURCE_PREFETCH)
1625                         prot &= ~_PAGE_GUARDED;
1626                 pci_dev_put(pdev);
1627         }
1628
1629         DBG("non-PCI map for %lx, prot: %lx\n", offset, prot);
1630
1631         return __pgprot(prot);
1632 }
1633
1634
1635 /*
1636  * Perform the actual remap of the pages for a PCI device mapping, as
1637  * appropriate for this architecture.  The region in the process to map
1638  * is described by vm_start and vm_end members of VMA, the base physical
1639  * address is found in vm_pgoff.
1640  * The pci device structure is provided so that architectures may make mapping
1641  * decisions on a per-device or per-bus basis.
1642  *
1643  * Returns a negative error code on failure, zero on success.
1644  */
1645 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
1646                         enum pci_mmap_state mmap_state,
1647                         int write_combine)
1648 {
1649         unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
1650         struct resource *rp;
1651         int ret;
1652
1653         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
1654         if (rp == NULL)
1655                 return -EINVAL;
1656
1657         vma->vm_pgoff = offset >> PAGE_SHIFT;
1658         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
1659                                                   vma->vm_page_prot,
1660                                                   mmap_state, write_combine);
1661
1662         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
1663                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
1664
1665         return ret;
1666 }
1667
1668 /* Obsolete functions. Should be removed once the symbios driver
1669  * is fixed
1670  */
1671 unsigned long
1672 phys_to_bus(unsigned long pa)
1673 {
1674         struct pci_controller *hose;
1675         int i;
1676
1677         for (hose = hose_head; hose; hose = hose->next) {
1678                 for (i = 0; i < 3; ++i) {
1679                         if (pa >= hose->mem_resources[i].start
1680                             && pa <= hose->mem_resources[i].end) {
1681                                 /*
1682                                  * XXX the hose->pci_mem_offset really
1683                                  * only applies to mem_resources[0].
1684                                  * We need a way to store an offset for
1685                                  * the others.  -- paulus
1686                                  */
1687                                 if (i == 0)
1688                                         pa -= hose->pci_mem_offset;
1689                                 return pa;
1690                         }
1691                 }
1692         }
1693         /* hmmm, didn't find it */
1694         return 0;
1695 }
1696
1697 unsigned long
1698 pci_phys_to_bus(unsigned long pa, int busnr)
1699 {
1700         struct pci_controller* hose = pci_bus_to_hose(busnr);
1701         if (!hose)
1702                 return pa;
1703         return pa - hose->pci_mem_offset;
1704 }
1705
1706 unsigned long
1707 pci_bus_to_phys(unsigned int ba, int busnr)
1708 {
1709         struct pci_controller* hose = pci_bus_to_hose(busnr);
1710         if (!hose)
1711                 return ba;
1712         return ba + hose->pci_mem_offset;
1713 }
1714
1715 /* Provide information on locations of various I/O regions in physical
1716  * memory.  Do this on a per-card basis so that we choose the right
1717  * root bridge.
1718  * Note that the returned IO or memory base is a physical address
1719  */
1720
1721 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1722 {
1723         struct pci_controller* hose;
1724         long result = -EOPNOTSUPP;
1725
1726         /* Argh ! Please forgive me for that hack, but that's the
1727          * simplest way to get existing XFree to not lockup on some
1728          * G5 machines... So when something asks for bus 0 io base
1729          * (bus 0 is HT root), we return the AGP one instead.
1730          */
1731 #ifdef CONFIG_PPC_PMAC
1732         if (machine_is(powermac) && machine_is_compatible("MacRISC4"))
1733                 if (bus == 0)
1734                         bus = 0xf0;
1735 #endif /* CONFIG_PPC_PMAC */
1736
1737         hose = pci_bus_to_hose(bus);
1738         if (!hose)
1739                 return -ENODEV;
1740
1741         switch (which) {
1742         case IOBASE_BRIDGE_NUMBER:
1743                 return (long)hose->first_busno;
1744         case IOBASE_MEMORY:
1745                 return (long)hose->pci_mem_offset;
1746         case IOBASE_IO:
1747                 return (long)hose->io_base_phys;
1748         case IOBASE_ISA_IO:
1749                 return (long)isa_io_base;
1750         case IOBASE_ISA_MEM:
1751                 return (long)isa_mem_base;
1752         }
1753
1754         return result;
1755 }
1756
1757 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1758                           const struct resource *rsrc,
1759                           resource_size_t *start, resource_size_t *end)
1760 {
1761         struct pci_controller *hose = pci_bus_to_hose(dev->bus->number);
1762         unsigned long offset = 0;
1763
1764         if (hose == NULL)
1765                 return;
1766
1767         if (rsrc->flags & IORESOURCE_IO)
1768                 offset = ___IO_BASE - hose->io_base_virt + hose->io_base_phys;
1769
1770         *start = rsrc->start + offset;
1771         *end = rsrc->end + offset;
1772 }
1773
1774 void __init
1775 pci_init_resource(struct resource *res, unsigned long start, unsigned long end,
1776                   int flags, char *name)
1777 {
1778         res->start = start;
1779         res->end = end;
1780         res->flags = flags;
1781         res->name = name;
1782         res->parent = NULL;
1783         res->sibling = NULL;
1784         res->child = NULL;
1785 }
1786
1787 void __iomem *pci_iomap(struct pci_dev *dev, int bar, unsigned long max)
1788 {
1789         unsigned long start = pci_resource_start(dev, bar);
1790         unsigned long len = pci_resource_len(dev, bar);
1791         unsigned long flags = pci_resource_flags(dev, bar);
1792
1793         if (!len)
1794                 return NULL;
1795         if (max && len > max)
1796                 len = max;
1797         if (flags & IORESOURCE_IO)
1798                 return ioport_map(start, len);
1799         if (flags & IORESOURCE_MEM)
1800                 /* Not checking IORESOURCE_CACHEABLE because PPC does
1801                  * not currently distinguish between ioremap and
1802                  * ioremap_nocache.
1803                  */
1804                 return ioremap(start, len);
1805         /* What? */
1806         return NULL;
1807 }
1808
1809 void pci_iounmap(struct pci_dev *dev, void __iomem *addr)
1810 {
1811         /* Nothing to do */
1812 }
1813 EXPORT_SYMBOL(pci_iomap);
1814 EXPORT_SYMBOL(pci_iounmap);
1815
1816 unsigned long pci_address_to_pio(phys_addr_t address)
1817 {
1818         struct pci_controller* hose = hose_head;
1819
1820         for (; hose; hose = hose->next) {
1821                 unsigned int size = hose->io_resource.end -
1822                         hose->io_resource.start + 1;
1823                 if (address >= hose->io_base_phys &&
1824                     address < (hose->io_base_phys + size)) {
1825                         unsigned long base =
1826                                 (unsigned long)hose->io_base_virt - _IO_BASE;
1827                         return base + (address - hose->io_base_phys);
1828                 }
1829         }
1830         return (unsigned int)-1;
1831 }
1832 EXPORT_SYMBOL(pci_address_to_pio);
1833
1834 /*
1835  * Null PCI config access functions, for the case when we can't
1836  * find a hose.
1837  */
1838 #define NULL_PCI_OP(rw, size, type)                                     \
1839 static int                                                              \
1840 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1841 {                                                                       \
1842         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1843 }
1844
1845 static int
1846 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1847                  int len, u32 *val)
1848 {
1849         return PCIBIOS_DEVICE_NOT_FOUND;
1850 }
1851
1852 static int
1853 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1854                   int len, u32 val)
1855 {
1856         return PCIBIOS_DEVICE_NOT_FOUND;
1857 }
1858
1859 static struct pci_ops null_pci_ops =
1860 {
1861         null_read_config,
1862         null_write_config
1863 };
1864
1865 /*
1866  * These functions are used early on before PCI scanning is done
1867  * and all of the pci_dev and pci_bus structures have been created.
1868  */
1869 static struct pci_bus *
1870 fake_pci_bus(struct pci_controller *hose, int busnr)
1871 {
1872         static struct pci_bus bus;
1873
1874         if (hose == 0) {
1875                 hose = pci_bus_to_hose(busnr);
1876                 if (hose == 0)
1877                         printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1878         }
1879         bus.number = busnr;
1880         bus.sysdata = hose;
1881         bus.ops = hose? hose->ops: &null_pci_ops;
1882         return &bus;
1883 }
1884
1885 #define EARLY_PCI_OP(rw, size, type)                                    \
1886 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1887                                int devfn, int offset, type value)       \
1888 {                                                                       \
1889         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1890                                             devfn, offset, value);      \
1891 }
1892
1893 EARLY_PCI_OP(read, byte, u8 *)
1894 EARLY_PCI_OP(read, word, u16 *)
1895 EARLY_PCI_OP(read, dword, u32 *)
1896 EARLY_PCI_OP(write, byte, u8)
1897 EARLY_PCI_OP(write, word, u16)
1898 EARLY_PCI_OP(write, dword, u32)