arch/powerpc/platforms/cell/spu_priv1_mmio.c

   1 /*
   2  * spu hypervisor abstraction for direct hardware access.
   3  *
   4  *  (C) Copyright IBM Deutschland Entwicklung GmbH 2005
   5  *  Copyright 2006 Sony Corp.
   6  *
   7  *  This program is free software; you can redistribute it and/or modify
   8  *  it under the terms of the GNU General Public License as published by
   9  *  the Free Software Foundation; version 2 of the License.
  10  *
  11  *  This program is distributed in the hope that it will be useful,
  12  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  *  GNU General Public License for more details.
  15  *
  16  *  You should have received a copy of the GNU General Public License
  17  *  along with this program; if not, write to the Free Software
  18  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20
  21 #include <linux/module.h>
  22
  23 #include <asm/io.h>
  24 #include <asm/spu.h>
  25 #include <asm/spu_priv1.h>
  26
  27 static void int_mask_and(struct spu *spu, int class, u64 mask)
  28 {
  29         u64 old_mask;
  30
  31         old_mask = in_be64(&spu->priv1->int_mask_RW[class]);
  32         out_be64(&spu->priv1->int_mask_RW[class], old_mask & mask);
  33 }
  34
  35 static void int_mask_or(struct spu *spu, int class, u64 mask)
  36 {
  37         u64 old_mask;
  38
  39         old_mask = in_be64(&spu->priv1->int_mask_RW[class]);
  40         out_be64(&spu->priv1->int_mask_RW[class], old_mask | mask);
  41 }
  42
  43 static void int_mask_set(struct spu *spu, int class, u64 mask)
  44 {
  45         out_be64(&spu->priv1->int_mask_RW[class], mask);
  46 }
  47
  48 static u64 int_mask_get(struct spu *spu, int class)
  49 {
  50         return in_be64(&spu->priv1->int_mask_RW[class]);
  51 }
  52
  53 static void int_stat_clear(struct spu *spu, int class, u64 stat)
  54 {
  55         out_be64(&spu->priv1->int_stat_RW[class], stat);
  56 }
  57
  58 static u64 int_stat_get(struct spu *spu, int class)
  59 {
  60         return in_be64(&spu->priv1->int_stat_RW[class]);
  61 }
  62
  63 static void int_route_set(struct spu *spu, u64 route)
  64 {
  65         out_be64(&spu->priv1->int_route_RW, route);
  66 }
  67
  68 static u64 mfc_dar_get(struct spu *spu)
  69 {
  70         return in_be64(&spu->priv1->mfc_dar_RW);
  71 }
  72
  73 static u64 mfc_dsisr_get(struct spu *spu)
  74 {
  75         return in_be64(&spu->priv1->mfc_dsisr_RW);
  76 }
  77
  78 static void mfc_dsisr_set(struct spu *spu, u64 dsisr)
  79 {
  80         out_be64(&spu->priv1->mfc_dsisr_RW, dsisr);
  81 }
  82
  83 static void mfc_sdr_set(struct spu *spu, u64 sdr)
  84 {
  85         out_be64(&spu->priv1->mfc_sdr_RW, sdr);
  86 }
  87
  88 static void mfc_sr1_set(struct spu *spu, u64 sr1)
  89 {
  90         out_be64(&spu->priv1->mfc_sr1_RW, sr1);
  91 }
  92
  93 static u64 mfc_sr1_get(struct spu *spu)
  94 {
  95         return in_be64(&spu->priv1->mfc_sr1_RW);
  96 }
  97
  98 static void mfc_tclass_id_set(struct spu *spu, u64 tclass_id)
  99 {
 100         out_be64(&spu->priv1->mfc_tclass_id_RW, tclass_id);
 101 }
 102
 103 static u64 mfc_tclass_id_get(struct spu *spu)
 104 {
 105         return in_be64(&spu->priv1->mfc_tclass_id_RW);
 106 }
 107
 108 static void tlb_invalidate(struct spu *spu)
 109 {
 110         out_be64(&spu->priv1->tlb_invalidate_entry_W, 0ul);
 111 }
 112
 113 static void resource_allocation_groupID_set(struct spu *spu, u64 id)
 114 {
 115         out_be64(&spu->priv1->resource_allocation_groupID_RW, id);
 116 }
 117
 118 static u64 resource_allocation_groupID_get(struct spu *spu)
 119 {
 120         return in_be64(&spu->priv1->resource_allocation_groupID_RW);
 121 }
 122
 123 static void resource_allocation_enable_set(struct spu *spu, u64 enable)
 124 {
 125         out_be64(&spu->priv1->resource_allocation_enable_RW, enable);
 126 }
 127
 128 static u64 resource_allocation_enable_get(struct spu *spu)
 129 {
 130         return in_be64(&spu->priv1->resource_allocation_enable_RW);
 131 }
 132
 133 const struct spu_priv1_ops spu_priv1_mmio_ops =
 134 {
 135         .int_mask_and = int_mask_and,
 136         .int_mask_or = int_mask_or,
 137         .int_mask_set = int_mask_set,
 138         .int_mask_get = int_mask_get,
 139         .int_stat_clear = int_stat_clear,
 140         .int_stat_get = int_stat_get,
 141         .int_route_set = int_route_set,
 142         .mfc_dar_get = mfc_dar_get,
 143         .mfc_dsisr_get = mfc_dsisr_get,
 144         .mfc_dsisr_set = mfc_dsisr_set,
 145         .mfc_sdr_set = mfc_sdr_set,
 146         .mfc_sr1_set = mfc_sr1_set,
 147         .mfc_sr1_get = mfc_sr1_get,
 148         .mfc_tclass_id_set = mfc_tclass_id_set,
 149         .mfc_tclass_id_get = mfc_tclass_id_get,
 150         .tlb_invalidate = tlb_invalidate,
 151         .resource_allocation_groupID_set = resource_allocation_groupID_set,
 152         .resource_allocation_groupID_get = resource_allocation_groupID_get,
 153         .resource_allocation_enable_set = resource_allocation_enable_set,
 154         .resource_allocation_enable_get = resource_allocation_enable_get,
 155 };