git.rot13.org Git - goodfet/blob - client/GoodFETARM7.py

   1 #!/usr/bin/env python
   2 # GoodFET ARM Client Library
   3 #
   4 # Contributions and bug reports welcome.
   5 #
   6 # todo:
   7 #  * full cycle debugging.. halt to resume
   8 #  * ensure correct PC handling
   9 #  * flash manipulation (probably need to get the specific chip for this one)
  10 #  * set security (chip-specific)
  11
  12 import sys, binascii, struct, time
  13 from GoodFET import GoodFET
  14 from intelhex import IntelHex
  15
  16
  17 #Global Commands
  18 READ  = 0x00
  19 WRITE = 0x01
  20 PEEK  = 0x02
  21 POKE  = 0x03
  22 SETUP = 0x10
  23 START = 0x20
  24 STOP  = 0x21
  25 CALL  = 0x30
  26 EXEC  = 0x31
  27 NOK   = 0x7E
  28 OK    = 0x7F
  29
  30 # ARM7TDMI JTAG commands
  31 IR_SHIFT =                  0x80
  32 DR_SHIFT =                  0x81
  33 RESETTAP =                  0x82
  34 RESETTARGET =               0x83
  35 DR_SHIFT_MORE =             0x87
  36 GET_REGISTER =              0x8d
  37 SET_REGISTER =              0x8e
  38 DEBUG_INSTR =               0x8f
  39 # Really ARM specific stuff
  40 WAIT_DBG =                  0x91
  41 CHAIN0 =                    0x93
  42 SCANCHAIN1 =                0x94
  43 EICE_READ =                 0x95
  44 EICE_WRITE =                0x96
  45
  46 IR_EXTEST           =  0x0
  47 IR_SCAN_N           =  0x2
  48 IR_SAMPLE           =  0x3
  49 IR_RESTART          =  0x4
  50 IR_CLAMP            =  0x5
  51 IR_HIGHZ            =  0x7
  52 IR_CLAMPZ           =  0x9
  53 IR_INTEST           =  0xC
  54 IR_IDCODE           =  0xE
  55 IR_BYPASS           =  0xF
  56
  57 DBG_DBGACK =    1
  58 DBG_DBGRQ =     2
  59 DBG_IFEN =      4
  60 DBG_cgenL =     8
  61 DBG_TBIT =      16
  62
  63
  64 EICE_DBGCTRL =                     0  # read 3 bit - Debug Control
  65 EICE_DBGCTRL_BITLEN =              3
  66 EICE_DBGSTATUS =                   1  # read 5 bit - Debug Status
  67 EICE_DBGSTATUS_BITLEN =            5
  68 EICE_DBGCCR =                      4  # read 6 bit - Debug Comms Control Register
  69 EICE_DBGCCR_BITLEN =               6
  70 EICE_DBGCDR =                      5  # r/w 32 bit - Debug Comms Data Register
  71 EICE_WP0ADDR =                     8  # r/w 32 bit - Watchpoint 0 Address
  72 EICE_WP0ADDRMASK =                 9  # r/w 32 bit - Watchpoint 0 Addres Mask
  73 EICE_WP0DATA =                     10 # r/w 32 bit - Watchpoint 0 Data
  74 EICE_WP0DATAMASK =                 11 # r/w 32 bit - Watchpoint 0 Data Masl
  75 EICE_WP0CTRL =                     12 # r/w 9 bit - Watchpoint 0 Control Value
  76 EICE_WP0CTRLMASK =                 13 # r/w 8 bit - Watchpoint 0 Control Mask
  77 EICE_WP1ADDR =                     16 # r/w 32 bit - Watchpoint 0 Address
  78 EICE_WP1ADDRMASK =                 17 # r/w 32 bit - Watchpoint 0 Addres Mask
  79 EICE_WP1DATA =                     18 # r/w 32 bit - Watchpoint 0 Data
  80 EICE_WP1DATAMASK =                 19 # r/w 32 bit - Watchpoint 0 Data Masl
  81 EICE_WP1CTRL =                     20 # r/w 9 bit - Watchpoint 0 Control Value
  82 EICE_WP1CTRLMASK =                 21 # r/w 8 bit - Watchpoint 0 Control Mask
  83
  84 MSB         = 0
  85 LSB         = 1
  86 NOEND       = 2
  87 NORETIDLE   = 4
  88
  89 F_TBIT      = 1<<40
  90
  91 PM_usr = 0b10000
  92 PM_fiq = 0b10001
  93 PM_irq = 0b10010
  94 PM_svc = 0b10011
  95 PM_abt = 0b10111
  96 PM_und = 0b11011
  97 PM_sys = 0b11111
  98 proc_modes = {
  99     0:      ("UNKNOWN, MESSED UP PROCESSOR MODE","fsck", "This should Never happen.  MCU is in funky state!"),
 100     PM_usr: ("User Processor Mode", "usr", "Normal program execution mode"),
 101     PM_fiq: ("FIQ Processor Mode", "fiq", "Supports a high-speed data transfer or channel process"),
 102     PM_irq: ("IRQ Processor Mode", "irq", "Used for general-purpose interrupt handling"),
 103     PM_svc: ("Supervisor Processor Mode", "svc", "A protected mode for the operating system"),
 104     PM_abt: ("Abort Processor Mode", "abt", "Implements virtual memory and/or memory protection"),
 105     PM_und: ("Undefined Processor Mode", "und", "Supports software emulation of hardware coprocessor"),
 106     PM_sys: ("System Processor Mode", "sys", "Runs privileged operating system tasks (ARMv4 and above)"),
 107 }
 108
 109 PSR_bits = [
 110     None, None, None, None, None, "Thumb", "nFIQ_int", "nIRQ_int",
 111     "nImprDataAbort_int", "BIGendian", None, None, None, None, None, None,
 112     "GE_0", "GE_1", "GE_2", "GE_3", None, None, None, None,
 113     "Jazelle", None, None, "Q (DSP-overflow)", "oVerflow", "Carry", "Zero", "Neg",
 114     ]
 115
 116 ARM_INSTR_NOP =             0xe1a00000L
 117 ARM_INSTR_BX_R0 =           0xe12fff10L
 118 ARM_INSTR_STR_Rx_r14 =      0xe58f0000L # from atmel docs
 119 ARM_READ_REG =              ARM_INSTR_STR_Rx_r14
 120 ARM_INSTR_LDR_Rx_r14 =      0xe59f0000L # from atmel docs
 121 ARM_WRITE_REG =             ARM_INSTR_LDR_Rx_r14
 122 ARM_INSTR_LDR_R1_r0_4 =     0xe4901004L
 123 ARM_READ_MEM =              ARM_INSTR_LDR_R1_r0_4
 124 ARM_INSTR_STR_R1_r0_4 =     0xe4801004L
 125 ARM_WRITE_MEM =             ARM_INSTR_STR_R1_r0_4
 126 ARM_INSTR_STRB_R1_r0_1 =    0xe4c01001L
 127 ARM_WRITE_MEM_BYTE =        ARM_INSTR_STRB_R1_r0_1
 128 ARM_INSTR_MRS_R0_CPSR =     0xe10f0000L
 129 ARM_INSTR_MSR_cpsr_cxsf_R0 =0xe12ff000L
 130 ARM_INSTR_STMIA_R14_r0_rx = 0xE88e0000L      # add up to 65k to indicate which registers...
 131 ARM_INSTR_LDMIA_R14_r0_rx = 0xE89e0000L      # add up to 65k to indicate which registers...
 132 ARM_STORE_MULTIPLE =        ARM_INSTR_STMIA_R14_r0_rx
 133 ARM_INSTR_SKANKREGS =       0xE88F7fffL
 134 ARM_INSTR_CLOBBEREGS =      0xE89F7fffL
 135
 136 ARM_INSTR_B_IMM =           0xea000000L
 137 ARM_INSTR_B_PC =            0xea000000L
 138 ARM_INSTR_BX_PC =           0xe1200010L      # need to set r0 to the desired address
 139 THUMB_INSTR_LDR_R0_r0 =     0x68006800L
 140 THUMB_WRITE_REG =           THUMB_INSTR_LDR_R0_r0
 141 THUMB_INSTR_STR_R0_r0 =     0x60006000L
 142 THUMB_READ_REG =            THUMB_INSTR_STR_R0_r0
 143 THUMB_INSTR_MOV_R0_PC =     0x46b846b8L
 144 THUMB_INSTR_MOV_PC_R0 =     0x46474647L
 145 THUMB_INSTR_BX_PC =         0x47784778L
 146 THUMB_INSTR_NOP =           0x1c001c00L
 147 THUMB_INSTR_B_IMM =         0xe000e000L
 148 ARM_REG_PC =                15
 149
 150 nRW         = 0
 151 MAS0        = 1
 152 MAS1        = 2
 153 nOPC        = 3
 154 nTRANS      = 4
 155 EXTERN      = 5
 156 CHAIN       = 6
 157 RANGE       = 7
 158 ENABLE      = 8
 159
 160 DBGCTRLBITS = {
 161         'nRW':nRW,
 162         'MAS0':MAS0,
 163         'MAS1':MAS1,
 164         'nOPC':nOPC,
 165         'nTRANS':nTRANS,
 166         'EXTERN':EXTERN,
 167         'CHAIN':CHAIN,
 168         'RANGE':RANGE,
 169         'ENABLE':ENABLE,
 170         1<<nRW:'nRW',
 171         1<<MAS0:'MAS0',
 172         1<<MAS1:'MAS1',
 173         1<<nOPC:'nOPC',
 174         1<<nTRANS:'nTRANS',
 175         1<<EXTERN:'EXTERN',
 176         1<<CHAIN:'CHAIN',
 177         1<<RANGE:'RANGE',
 178         1<<ENABLE:'ENABLE',
 179         }
 180
 181 LDM_BITMASKS = [(1<<x)-1 for x in xrange(16)]
 182 #### TOTALLY BROKEN, NEED VALIDATION AND TESTING
 183 PCOFF_DBGRQ = 4 * 4
 184 PCOFF_WATCH = 4 * 4
 185 PCOFF_BREAK = 4 * 4
 186
 187
 188 def debugstr(strng):
 189     print >>sys.stderr,(strng)
 190 def PSRdecode(psrval):
 191     output = [ "(%s mode)"%proc_modes[psrval&0x1f][1] ]
 192     for x in xrange(5,32):
 193         if psrval & (1<<x):
 194             output.append(PSR_bits[x])
 195     return " ".join(output)
 196
 197 fmt = [None, "B", "<H", None, "<L", None, None, None, "<Q"]
 198 def chop(val,byts):
 199     s = struct.pack(fmt[byts], val)
 200     return [ord(b) for b in s ]
 201
 202 class GoodFETARM(GoodFET):
 203     """A GoodFET variant for use with ARM7TDMI microprocessor."""
 204     def __init__(self):
 205         GoodFET.__init__(self)
 206         self.storedPC =         0xffffffff
 207         self.current_dbgstate = 0xffffffff
 208         self.flags =            0xffffffff
 209         self.nothing =          0xffffffff
 210     def __del__(self):
 211         try:
 212             if (self.ARMget_dbgstate()&9) == 9:
 213                 self.resume()
 214         except:
 215             sys.excepthook(*sys.exc_info())
 216     def setup(self):
 217         """Move the FET into the JTAG ARM application."""
 218         #print "Initializing ARM."
 219         self.writecmd(0x13,SETUP,0,self.data)
 220     def flash(self,file):
 221         """Flash an intel hex file to code memory."""
 222         print "Flash not implemented.";
 223     def dump(self,fn,start=0,stop=0xffffffff):
 224         """Dump an intel hex file from code memory."""
 225
 226         print "Dumping from %04x to %04x as %s." % (start,stop,f);
 227         # FIXME: get mcu state and return it to that state
 228         self.halt()
 229
 230         h = IntelHex(None);
 231         i=start;
 232         while i<=stop:
 233             data=self.ARMreadChunk(i, 48, verbose=0);
 234             print "Dumped %06x."%i;
 235             for dword in data:
 236                 if i<=stop and dword != 0xdeadbeef:
 237                     h.puts( i, struct.pack("<I", dword) )
 238                 i+=4;
 239         # FIXME: get mcu state and return it to that state
 240         self.resume()
 241         h.write_hex_file(fn);
 242
 243         print "Dump not implemented.";
 244     def ARMshift_IR(self, IR, noretidle=0):
 245         self.writecmd(0x13,IR_SHIFT,2, [IR, LSB|noretidle])
 246         return self.data
 247     def ARMshift_DR(self, data, bits, flags):
 248         self.writecmd(0x13,DR_SHIFT,14,[bits&0xff, flags&0xff, 0, 0, data&0xff,(data>>8)&0xff,(data>>16)&0xff,(data>>24)&0xff, (data>>32)&0xff,(data>>40)&0xff,(data>>48)&0xff,(data>>56)&0xff,(data>>64)&0xff,(data>>72)&0xff])
 249         return self.data
 250     def ARMshift_DR_more(self, data, bits, flags):
 251         self.writecmd(0x13,DR_SHIFT_MORE,14,[bits&0xff, flags&0xff, 0, 0, data&0xff,(data>>8)&0xff,(data>>16)&0xff,(data>>24)&0xff, (data>>32)&0xff,(data>>40)&0xff,(data>>48)&0xff,(data>>56)&0xff,(data>>64)&0xff,(data>>72)&0xff])
 252         return self.data
 253     def ARMwaitDBG(self, timeout=0xff):
 254         self.current_dbgstate = self.ARMget_dbgstate()
 255         while ( not ((self.current_dbgstate & 9L) == 9)):
 256             timeout -=1
 257             self.current_dbgstate = self.ARMget_dbgstate()
 258         return timeout
 259     def ARMident(self):
 260         """Get an ARM's ID."""
 261         self.ARMshift_IR(IR_IDCODE,0)
 262         self.ARMshift_DR(0,32,LSB)
 263         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 264         return retval
 265     def ARMidentstr(self):
 266         ident=self.ARMident()
 267         ver     = (ident >> 28)
 268         partno  = (ident >> 12) & 0xffff
 269         mfgid   = (ident >> 1)  & 0x7ff
 270         return "Chip IDCODE: 0x%x\n\tver: %x\n\tpartno: %x\n\tmfgid: %x\n" % (ident, ver, partno, mfgid);
 271     def ARMeice_write(self, reg, val):
 272         data = chop(val,4)
 273         data.extend([reg])
 274         retval = self.writecmd(0x13, EICE_WRITE, 5, data)
 275         return retval
 276     def ARMeice_read(self, reg):
 277         self.writecmd(0x13, EICE_READ, 1, [reg])
 278         retval, = struct.unpack("<L",self.data)
 279         return retval
 280     def ARMget_dbgstate(self):
 281         """Read the config register of an ARM."""
 282         self.ARMeice_read(EICE_DBGSTATUS)
 283         self.current_dbgstate = struct.unpack("<L", self.data[:4])[0]
 284         return self.current_dbgstate
 285     status = ARMget_dbgstate
 286     def statusstr(self):
 287         """Check the status as a string."""
 288         status=self.status()
 289         str=""
 290         i=1
 291         while i<0x20:
 292             if(status&i):
 293                 str="%s %s" %(self.ARMstatusbits[i],str)
 294             i*=2
 295         return str
 296     def ARMget_dbgctrl(self):
 297         """Read the config register of an ARM."""
 298         self.ARMeice_read(EICE_DBGCTRL)
 299         retval = struct.unpack("<L", self.data[:4])[0]
 300         return retval
 301     def ARMset_dbgctrl(self,config):
 302         """Write the config register of an ARM."""
 303         self.ARMeice_write(EICE_DBGCTRL, config&7)
 304     def ARMgetPC(self):
 305         """Get an ARM's PC. Note: real PC gets all wonky in debug mode, this is the "saved" PC"""
 306         return self.storedPC
 307     getpc = ARMgetPC
 308     def ARMsetPC(self, val):
 309         """Set an ARM's PC.  Note: real PC gets all wonky in debug mode, this changes the "saved" PC which is used when exiting debug mode"""
 310         self.storedPC = val
 311     def ARMget_register(self, reg):
 312         """Get an ARM's Register"""
 313         self.writecmd(0x13,GET_REGISTER,1,[reg&0xf])
 314         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 315         return retval
 316     def ARMset_register(self, reg, val):
 317         """Get an ARM's Register"""
 318         self.writecmd(0x13,SET_REGISTER,8,[val&0xff, (val>>8)&0xff, (val>>16)&0xff, val>>24, reg,0,0,0])
 319         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 320         return retval
 321     def ARMget_registers(self):
 322         """Get ARM Registers"""
 323         regs = [ self.ARMget_register(x) for x in range(15) ]
 324         regs.append(self.ARMgetPC())            # make sure we snag the "static" version of PC
 325         return regs
 326     def ARMset_registers(self, regs, mask):
 327         """Set ARM Registers"""
 328         for x in xrange(15):
 329           if (1<<x) & mask:
 330             self.ARMset_register(x,regs.pop(0))
 331         if (1<<15) & mask:                      # make sure we set the "static" version of PC or changes will be lost
 332           self.ARMsetPC(regs.pop(0))
 333     def ARMdebuginstr(self,instr,bkpt):
 334         if type (instr) == int or type(instr) == long:
 335             instr = struct.pack("<L", instr)
 336         instr = [int("0x%x"%ord(x),16) for x in instr]
 337         instr.extend([bkpt])
 338         self.writecmd(0x13,DEBUG_INSTR,len(instr),instr)
 339         return (self.data)
 340     def ARM_nop(self, bkpt=0):
 341         if self.status() & DBG_TBIT:
 342             return self.ARMdebuginstr(THUMB_INSTR_NOP, bkpt)
 343         return self.ARMdebuginstr(ARM_INSTR_NOP, bkpt)
 344     def ARMrestart(self):
 345         self.ARMshift_IR(IR_RESTART)
 346     def ARMset_watchpoint0(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
 347         self.ARMeice_write(EICE_WP0ADDR, addr);           # write 0 in watchpoint 0 address
 348         self.ARMeice_write(EICE_WP0ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 0 address mask
 349         self.ARMeice_write(EICE_WP0DATA, data);           # write 0 in watchpoint 0 data
 350         self.ARMeice_write(EICE_WP0DATAMASK, datamask);   # write 0xffffffff in watchpoint 0 data mask
 351         self.ARMeice_write(EICE_WP0CTRL, ctrl);           # write 0x00000100 in watchpoint 0 control value register (enables watchpoint)
 352         self.ARMeice_write(EICE_WP0CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 0 control mask - only detect the fetch instruction
 353         return self.data
 354     def ARMset_watchpoint1(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
 355         self.ARMeice_write(EICE_WP1ADDR, addr);           # write 0 in watchpoint 1 address
 356         self.ARMeice_write(EICE_WP1ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 1 address mask
 357         self.ARMeice_write(EICE_WP1DATA, data);           # write 0 in watchpoint 1 data
 358         self.ARMeice_write(EICE_WP1DATAMASK, datamask);   # write 0xffffffff in watchpoint 1 data mask
 359         self.ARMeice_write(EICE_WP1CTRL, ctrl);           # write 0x00000100 in watchpoint 1 control value register (enables watchpoint)
 360         self.ARMeice_write(EICE_WP1CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 1 control mask - only detect the fetch instruction
 361         return self.data
 362     def THUMBgetPC(self):
 363         THUMB_INSTR_STR_R0_r0 =     0x60006000L
 364         THUMB_INSTR_MOV_R0_PC =     0x46b846b8L
 365         THUMB_INSTR_BX_PC =         0x47784778L
 366         THUMB_INSTR_NOP =           0x1c001c00L
 367
 368         r0 = self.ARMget_register(0)
 369         self.ARMdebuginstr(THUMB_INSTR_MOV_R0_PC, 0)
 370         retval = self.ARMget_register(0)
 371         self.ARMset_register(0,r0)
 372         return retval
 373     def ARMcapture_system_state(self, pcoffset):
 374         if self.ARMget_dbgstate() & DBG_TBIT:
 375             pcoffset += 8
 376         else:
 377             pcoffset += 4
 378         self.storedPC = self.ARMget_register(15) + pcoffset
 379         self.last_dbg_state = self.ARMget_dbgstate()
 380     def ARMhaltcpu(self):
 381         """Halt the CPU."""
 382         if not(self.ARMget_dbgstate()&1):
 383             self.ARMset_dbgctrl(2)
 384             if (self.ARMwaitDBG() == 0):
 385                 raise Exception("Timeout waiting to enter DEBUG mode on HALT")
 386             self.ARMset_dbgctrl(0)
 387             self.ARMcapture_system_state(PCOFF_DBGRQ)
 388             if self.last_dbg_state&0x10:
 389                 self.storedPC = self.THUMBgetPC()
 390             else:
 391                 self.storedPC = self.ARMget_register(15)
 392         self.storedPC, self.flags, self.nothing = self.ARMchain0(0)
 393         if self.ARMget_dbgstate() & DBG_TBIT:
 394             self.ARMsetModeARM()
 395             if self.storedPC ^ 4:
 396                 self.ARMset_register(15,self.storedPC&0xfffffffc)
 397         print "CPSR: (%s) %s"%(self.ARMget_regCPSRstr())
 398     halt = ARMhaltcpu
 399     def ARMreleasecpu(self):
 400         """Resume the CPU."""
 401         # restore registers FIXME: DO THIS
 402         if self.ARMget_dbgstate()&1 == 0:
 403             return
 404         currentPC, self.currentflags, nothing = self.ARMchain0(self.storedPC,self.flags)
 405         if not(self.flags & F_TBIT):                                    # need to be in arm mode
 406             if self.currentflags & F_TBIT:                              # currently in thumb mode
 407                 self.ARMsetModeARM()
 408             # branch to the right address
 409             self.ARMset_register(15, self.storedPC)
 410             #print hex(self.storedPC)
 411             #print hex(self.ARMget_register(15))
 412             #print hex(self.ARMchain0(self.storedPC,self.flags)[0])
 413             self.ARMchain0(self.storedPC,self.flags)
 414             self.ARM_nop(0)
 415             self.ARM_nop(1)
 416             self.ARMdebuginstr(ARM_INSTR_B_IMM | 0xfffff0,0)
 417             self.ARM_nop(0)
 418             self.ARMrestart()
 419
 420         elif self.flags & F_TBIT:                                       # need to be in thumb mode
 421             if not (self.currentflags & F_TBIT):                        # currently in arm mode
 422                 self.ARMsetModeThumb()
 423             r0=self.ARMget_register(0)
 424             self.ARMset_register(0, self.storedPC)
 425             self.ARMdebuginstr(THUMB_INSTR_MOV_PC_R0,0)
 426             self.ARM_nop(0)
 427             self.ARM_nop(1)
 428             #print hex(self.storedPC)
 429             #print hex(self.ARMget_register(15))
 430             print hex(self.ARMchain0(self.storedPC,self.flags)[0])
 431             self.ARMdebuginstr(THUMB_INSTR_B_IMM | (0x7fc07fc),0)
 432             self.ARM_nop(0)
 433             self.ARMrestart()
 434
 435
 436     resume = ARMreleasecpu
 437     def resettap(self):
 438         self.writecmd(0x13, RESETTAP, 0,[])
 439     def ARMsetModeARM(self):
 440         r0 = None
 441         if ((self.current_dbgstate & DBG_TBIT)):
 442             debugstr("=== Switching to ARM mode ===")
 443             self.ARM_nop(0)
 444             self.ARMdebuginstr(THUMB_INSTR_BX_PC,0)
 445             self.ARM_nop(0)
 446             self.ARM_nop(0)
 447         self.resettap()
 448         self.current_dbgstate = self.ARMget_dbgstate();
 449         return self.current_dbgstate
 450     def ARMsetModeThumb(self):                               # needs serious work and truing
 451         self.resettap()
 452         debugstr("=== Switching to THUMB mode ===")
 453         if ( not (self.current_dbgstate & DBG_TBIT)):
 454             self.storedPC |= 1
 455             r0 = self.ARMget_register(0)
 456             self.ARMset_register(0, self.storedPC)
 457             self.ARM_nop(0)
 458             self.ARMdebuginstr(ARM_INSTR_BX_R0,0)
 459             self.ARM_nop(0)
 460             self.ARM_nop(0)
 461             self.resettap()
 462             self.ARMset_register(0,r0)
 463         self.current_dbgstate = self.ARMget_dbgstate();
 464         return self.current_dbgstate
 465     def ARMget_regCPSRstr(self):
 466         psr = self.ARMget_regCPSR()
 467         return hex(psr), PSRdecode(psr)
 468     def ARMget_regCPSR(self):
 469         """Get an ARM's Register"""
 470         r0 = self.ARMget_register(0)
 471         self.ARM_nop( 0) # push nop into pipeline - clean out the pipeline...
 472         self.ARMdebuginstr(ARM_INSTR_MRS_R0_CPSR, 0) # push MRS_R0, CPSR into pipeline - fetch
 473         self.ARM_nop( 0) # push nop into pipeline - decoded
 474         self.ARM_nop( 0) # push nop into pipeline - execute
 475         retval = self.ARMget_register(0)
 476         self.ARMset_register(0, r0)
 477         return retval
 478     def ARMset_regCPSR(self, val):
 479         """Get an ARM's Register"""
 480         r0 = self.ARMget_register(0)
 481         self.ARMset_register(0, val)
 482         self.ARM_nop( 0)        # push nop into pipeline - clean out the pipeline...
 483         self.ARMdebuginstr(ARM_INSTR_MSR_cpsr_cxsf_R0, 0) # push MSR cpsr_cxsf, R0 into pipeline - fetch
 484         self.ARM_nop( 0)        # push nop into pipeline - decoded
 485         self.ARM_nop( 0)        # push nop into pipeline - execute
 486         self.ARMset_register(0, r0)
 487         return(val)
 488     def ARMreadMem(self, adr, wrdcount=1):
 489         retval = []
 490         r0 = self.ARMget_register(0);        # store R0 and R1
 491         r1 = self.ARMget_register(1);
 492         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
 493         self.ARMset_register(0, adr);        # write address into R0
 494         self.ARMset_register(1, 0xdeadbeef)
 495         for word in range(adr, adr+(wrdcount*4), 4):
 496             #sys.stdin.readline()
 497             self.ARM_nop(0)
 498             self.ARM_nop(1)
 499             self.ARMdebuginstr(ARM_READ_MEM, 0); # push LDR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive reads)
 500             self.ARM_nop(0)
 501             self.ARMrestart()
 502             self.ARMwaitDBG()
 503             #print hex(self.ARMget_register(1))
 504
 505             # FIXME: this may end up changing te current debug-state.  should we compare to current_dbgstate?
 506             #print repr(self.data[4])
 507             if (len(self.data)>4 and self.data[4] == '\x00'):
 508               print >>sys.stderr,("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
 509               raise Exception("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
 510               return (-1);
 511             else:
 512               retval.append( self.ARMget_register(1) )  # read memory value from R1 register
 513               #print >>sys.stderr,("CPSR: %x\t\tR0: %x\t\tR1: %x"%(self.ARMget_regCPSR(),self.ARMget_register(0),self.ARMget_register(1)))
 514         self.ARMset_register(1, r1);       # restore R0 and R1
 515         self.ARMset_register(0, r0);
 516         return retval
 517     def ARMreadChunk(self, adr, wordcount, verbose=1):
 518         """ Only works in ARM mode currently
 519         WARNING: Addresses must be word-aligned!
 520         """
 521         regs = self.ARMget_registers()
 522         self.ARMset_registers([0xdeadbeef for x in xrange(14)], 0xe)
 523         output = []
 524         count = wordcount
 525         while (wordcount > 0):
 526             if (verbose and wordcount%64 == 0):  sys.stderr.write(".")
 527             count = (wordcount, 0xe)[wordcount>0xd]
 528             bitmask = LDM_BITMASKS[count]
 529             self.ARMset_register(14,adr)
 530             self.ARM_nop(1)
 531             self.ARMdebuginstr(ARM_INSTR_LDMIA_R14_r0_rx | bitmask ,0)
 532             #FIXME: do we need the extra nop here?
 533             self.ARMrestart()
 534             self.ARMwaitDBG()
 535             output.extend([self.ARMget_register(x) for x in xrange(count)])
 536             wordcount -= count
 537             adr += count*4
 538             #print hex(adr)
 539         # FIXME: handle the rest of the wordcount here.
 540         self.ARMset_registers(regs,0xe)
 541         return output
 542     def ARMreadStream(self, adr, bytecount):
 543         data = [struct.unpack("<L", x) for x in self.ARMreadChunk(adr, (bytecount-1/4)+1)]
 544         return "".join(data)[:bytecount]
 545
 546     def ARMwriteChunk(self, adr, wordarray):
 547         """ Only works in ARM mode currently
 548         WARNING: Addresses must be word-aligned!
 549         """
 550         regs = self.ARMget_registers()
 551         wordcount = len(wordarray)
 552         while (wordcount > 0):
 553             if (wordcount%64 == 0):  sys.stderr.write(".")
 554             count = (wordcount, 0xe)[wordcount>0xd]
 555             bitmask = LDM_BITMASKS[count]
 556             self.ARMset_register(14,adr)
 557             #print len(wordarray),bin(bitmask)
 558             self.ARMset_registers(wordarray[:count],bitmask)
 559             self.ARM_nop(1)
 560             self.ARMdebuginstr(ARM_INSTR_STMIA_R14_r0_rx | bitmask ,0)
 561             #FIXME: do we need the extra nop here?
 562             self.ARMrestart()
 563             self.ARMwaitDBG()
 564             wordarray = wordarray[count:]
 565             wordcount -= count
 566             adr += count*4
 567             #print hex(adr)
 568         # FIXME: handle the rest of the wordcount here.
 569     def ARMwriteMem(self, adr, wordarray, instr=ARM_WRITE_MEM):
 570         r0 = self.ARMget_register(0);        # store R0 and R1
 571         r1 = self.ARMget_register(1);
 572         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
 573         for widx in xrange(len(wordarray)):
 574             address = adr + (widx*4)
 575             word = wordarray[widx]
 576             self.ARMset_register(0, address);        # write address into R0
 577             self.ARMset_register(1, word);        # write address into R0
 578             self.ARM_nop(0)
 579             self.ARM_nop(1)
 580             self.ARMdebuginstr(instr, 0); # push STR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive writes)
 581             self.ARM_nop(0)
 582             self.ARMrestart()
 583             self.ARMwaitDBG()
 584             #print >>sys.stderr,hex(self.ARMget_register(1))
 585         self.ARMset_register(1, r1);       # restore R0 and R1
 586         self.ARMset_register(0, r0);
 587     def writeMemByte(self, adr, byte):
 588         self.ARMwriteMem(adr, byte, ARM_WRITE_MEM_BYTE)
 589
 590
 591     ARMstatusbits={
 592                   0x10 : "TBIT",
 593                   0x08 : "cgenL",
 594                   0x04 : "Interrupts Enabled (or not?)",
 595                   0x02 : "DBGRQ",
 596                   0x01 : "DGBACK"
 597                   }
 598     ARMctrlbits={
 599                   0x04 : "disable interrupts",
 600                   0x02 : "force dbgrq",
 601                   0x01 : "force dbgack"
 602                   }
 603     def ARMresettarget(self, delay=10):
 604         return self.writecmd(0x13,RESETTARGET,2, [ delay&0xff, (delay>>8)&0xff ] )
 605     def ARMchain0(self, address, bits=0x819684c054, data=0):
 606         bulk = chop(address,4)
 607         bulk.extend(chop(bits,8))
 608         bulk.extend(chop(data,4))
 609         #print >>sys.stderr,(repr(bulk))
 610         self.writecmd(0x13,CHAIN0,16,bulk)
 611         d1,b1,a1 = struct.unpack("<LQL",self.data)
 612         return (a1,b1,d1)
 613
 614     def start(self):
 615         """Start debugging."""
 616         self.writecmd(0x13,START,0,self.data)
 617         print >>sys.stderr,"Identifying Target:"
 618         ident=self.ARMidentstr()
 619         print >>sys.stderr,ident
 620         print >>sys.stderr,"Debug Status:\t%s\n" % self.statusstr()
 621
 622     def stop(self):
 623         """Stop debugging."""
 624         self.writecmd(0x13,STOP,0,self.data)
 625     #def ARMstep_instr(self):
 626     #    """Step one instruction."""
 627     #    self.writecmd(0x13,STEP_INSTR,0,self.data)
 628     #def ARMflashpage(self,adr):
 629     #    """Flash 2kB a page of flash from 0xF000 in XDATA"""
 630     #    data=[adr&0xFF,
 631     #          (adr>>8)&0xFF,
 632     #          (adr>>16)&0xFF,
 633     #          (adr>>24)&0xFF]
 634     #    print "Flashing buffer to 0x%06x" % adr
 635     #    self.writecmd(0x13,MASS_FLASH_PAGE,4,data)
 636
 637