git.rot13.org Git - goodfet/blob - client/GoodFETARM7.py

   1 #!/usr/bin/env python
   2 # GoodFET ARM Client Library
   3 #
   4 #
   5 # Good luck with alpha / beta code.
   6 # Contributions and bug reports welcome.
   7 #
   8 # todo:
   9 #  * full cycle debugging.. halt to resume
  10 #  * ensure correct PC handling
  11 #  * flash manipulation (probably need to get the specific chip for this one)
  12 #  * set security (chip-specific)
  13 #  * -ancilary/faster- ldm/stm versions of memory access  (had trouble in past, possibly also due to haphazard abuse of DCLK)
  14 #
  15 # fixme now stuff:
  16 #  * thumb mode get/set_register
  17 #  * thumb to arm mode
  18 #  * rethink the whole python/c trade-off for cross-python session debugging
  19
  20 import sys, binascii, struct, time
  21 import atlasutils.smartprint as asp
  22 from GoodFET import GoodFET
  23 from intelhex import IntelHex
  24
  25
  26 #Global Commands
  27 READ  = 0x00
  28 WRITE = 0x01
  29 PEEK  = 0x02
  30 POKE  = 0x03
  31 SETUP = 0x10
  32 START = 0x20
  33 STOP  = 0x21
  34 CALL  = 0x30
  35 EXEC  = 0x31
  36 NOK   = 0x7E
  37 OK    = 0x7F
  38
  39 # ARM7TDMI JTAG commands
  40 IR_SHIFT =                  0x80
  41 DR_SHIFT =                  0x81
  42 RESETTAP =                  0x82
  43 RESETTARGET =               0x86
  44 GET_REGISTER =              0x87
  45 SET_REGISTER =              0x88
  46 DEBUG_INSTR =               0x89
  47 # Really ARM specific stuff
  48 WAIT_DBG =                  0x91
  49 CHAIN0 =                    0x93
  50 SCANCHAIN1 =                0x94
  51 EICE_READ =                 0x95
  52 EICE_WRITE =                0x96
  53
  54 IR_EXTEST           =  0x0
  55 IR_SCAN_N           =  0x2
  56 IR_SAMPLE           =  0x3
  57 IR_RESTART          =  0x4
  58 IR_CLAMP            =  0x5
  59 IR_HIGHZ            =  0x7
  60 IR_CLAMPZ           =  0x9
  61 IR_INTEST           =  0xC
  62 IR_IDCODE           =  0xE
  63 IR_BYPASS           =  0xF
  64
  65 DBG_DBGACK =    1
  66 DBG_DBGRQ =     2
  67 DBG_IFEN =      4
  68 DBG_cgenL =     8
  69 DBG_TBIT =      16
  70
  71
  72 EICE_DBGCTRL =                     0  # read 3 bit - Debug Control
  73 EICE_DBGCTRL_BITLEN =              3
  74 EICE_DBGSTATUS =                   1  # read 5 bit - Debug Status
  75 EICE_DBGSTATUS_BITLEN =            5
  76 EICE_DBGCCR =                      4  # read 6 bit - Debug Comms Control Register
  77 EICE_DBGCCR_BITLEN =               6
  78 EICE_DBGCDR =                      5  # r/w 32 bit - Debug Comms Data Register
  79 EICE_WP0ADDR =                     8  # r/w 32 bit - Watchpoint 0 Address
  80 EICE_WP0ADDRMASK =                 9  # r/w 32 bit - Watchpoint 0 Addres Mask
  81 EICE_WP0DATA =                     10 # r/w 32 bit - Watchpoint 0 Data
  82 EICE_WP0DATAMASK =                 11 # r/w 32 bit - Watchpoint 0 Data Masl
  83 EICE_WP0CTRL =                     12 # r/w 9 bit - Watchpoint 0 Control Value
  84 EICE_WP0CTRLMASK =                 13 # r/w 8 bit - Watchpoint 0 Control Mask
  85 EICE_WP1ADDR =                     16 # r/w 32 bit - Watchpoint 0 Address
  86 EICE_WP1ADDRMASK =                 17 # r/w 32 bit - Watchpoint 0 Addres Mask
  87 EICE_WP1DATA =                     18 # r/w 32 bit - Watchpoint 0 Data
  88 EICE_WP1DATAMASK =                 19 # r/w 32 bit - Watchpoint 0 Data Masl
  89 EICE_WP1CTRL =                     20 # r/w 9 bit - Watchpoint 0 Control Value
  90 EICE_WP1CTRLMASK =                 21 # r/w 8 bit - Watchpoint 0 Control Mask
  91
  92 MSB         = 0
  93 LSB         = 1
  94 NOEND       = 2
  95 NORETIDLE   = 4
  96
  97 F_TBIT      = 1<<40
  98
  99 PM_usr = 0b10000
 100 PM_fiq = 0b10001
 101 PM_irq = 0b10010
 102 PM_svc = 0b10011
 103 PM_abt = 0b10111
 104 PM_und = 0b11011
 105 PM_sys = 0b11111
 106 proc_modes = {
 107     0:      ("UNKNOWN, MESSED UP PROCESSOR MODE","fsck", "This should Never happen.  MCU is in funky state!"),
 108     PM_usr: ("User Processor Mode", "usr", "Normal program execution mode"),
 109     PM_fiq: ("FIQ Processor Mode", "fiq", "Supports a high-speed data transfer or channel process"),
 110     PM_irq: ("IRQ Processor Mode", "irq", "Used for general-purpose interrupt handling"),
 111     PM_svc: ("Supervisor Processor Mode", "svc", "A protected mode for the operating system"),
 112     PM_abt: ("Abort Processor Mode", "abt", "Implements virtual memory and/or memory protection"),
 113     PM_und: ("Undefined Processor Mode", "und", "Supports software emulation of hardware coprocessor"),
 114     PM_sys: ("System Processor Mode", "sys", "Runs privileged operating system tasks (ARMv4 and above)"),
 115 }
 116
 117 PSR_bits = [
 118     None, None, None, None, None, "Thumb", "nFIQ_int", "nIRQ_int",
 119     "nImprDataAbort_int", "BIGendian", None, None, None, None, None, None,
 120     "GE_0", "GE_1", "GE_2", "GE_3", None, None, None, None,
 121     "Jazelle", None, None, "Q (DSP-overflow)", "oVerflow", "Carry", "Zero", "Neg",
 122     ]
 123
 124 ARM_INSTR_NOP =             0xe1a00000L
 125 ARM_INSTR_BX_R0 =           0xe12fff10L
 126 ARM_INSTR_STR_Rx_r14 =      0xe58f0000L # from atmel docs
 127 ARM_READ_REG =              ARM_INSTR_STR_Rx_r14
 128 ARM_INSTR_LDR_Rx_r14 =      0xe59f0000L # from atmel docs
 129 ARM_WRITE_REG =             ARM_INSTR_LDR_Rx_r14
 130 ARM_INSTR_LDR_R1_r0_4 =     0xe4901004L
 131 ARM_READ_MEM =              ARM_INSTR_LDR_R1_r0_4
 132 ARM_INSTR_STR_R1_r0_4 =     0xe4801004L
 133 ARM_WRITE_MEM =             ARM_INSTR_STR_R1_r0_4
 134 ARM_INSTR_MRS_R0_CPSR =     0xe10f0000L
 135 ARM_INSTR_MSR_cpsr_cxsf_R0 =0xe12ff000L
 136 ARM_INSTR_STMIA_R14_r0_rx = 0xE88E0000L      # add up to 65k to indicate which registers...
 137 ARM_STORE_MULTIPLE =        ARM_INSTR_STMIA_R14_r0_rx
 138 ARM_INSTR_SKANKREGS =       0xE88F7fffL
 139 ARM_INSTR_CLOBBEREGS =      0xE89F7fffL
 140
 141 ARM_INSTR_B_IMM =           0xea000000L
 142 ARM_INSTR_B_PC =            0xea000000L
 143 ARM_INSTR_BX_PC =           0xe1200010L      # need to set r0 to the desired address
 144 THUMB_INSTR_LDR_R0_r0 =     0x68006800L
 145 THUMB_WRITE_REG =           THUMB_INSTR_LDR_R0_r0
 146 THUMB_INSTR_STR_R0_r0 =     0x60006000L
 147 THUMB_READ_REG =            THUMB_INSTR_STR_R0_r0
 148 THUMB_INSTR_MOV_R0_PC =     0x46b846b8L
 149 THUMB_INSTR_MOV_PC_R0 =     0x46474647L
 150 THUMB_INSTR_BX_PC =         0x47784778L
 151 THUMB_INSTR_NOP =           0x1c001c00L
 152 THUMB_INSTR_B_IMM =         0xe000e000L
 153 ARM_REG_PC =                15
 154
 155 nRW         = 0
 156 MAS0        = 1
 157 MAS1        = 2
 158 nOPC        = 3
 159 nTRANS      = 4
 160 EXTERN      = 5
 161 CHAIN       = 6
 162 RANGE       = 7
 163 ENABLE      = 8
 164
 165 DBGCTRLBITS = {
 166         'nRW':nRW,
 167         'MAS0':MAS0,
 168         'MAS1':MAS1,
 169         'nOPC':nOPC,
 170         'nTRANS':nTRANS,
 171         'EXTERN':EXTERN,
 172         'CHAIN':CHAIN,
 173         'RANGE':RANGE,
 174         'ENABLE':ENABLE,
 175         1<<nRW:'nRW',
 176         1<<MAS0:'MAS0',
 177         1<<MAS1:'MAS1',
 178         1<<nOPC:'nOPC',
 179         1<<nTRANS:'nTRANS',
 180         1<<EXTERN:'EXTERN',
 181         1<<CHAIN:'CHAIN',
 182         1<<RANGE:'RANGE',
 183         1<<ENABLE:'ENABLE',
 184         }
 185
 186
 187 def debugstr(strng):
 188     print >>sys.stderr,(strng)
 189 def PSRdecode(psrval):
 190     output = [ "(%s mode)"%proc_modes[psrval&0x1f][1] ]
 191     for x in xrange(5,32):
 192         if psrval & (1<<x):
 193             output.append(PSR_bits[x])
 194     return " ".join(output)
 195
 196 fmt = [None, "B", "<H", None, "<L", None, None, None, "<Q"]
 197 def chop(val,byts):
 198     s = struct.pack(fmt[byts], val)
 199     return [ord(b) for b in s ]
 200
 201 class GoodFETARM(GoodFET):
 202     """A GoodFET variant for use with ARM7TDMI microprocessor."""
 203     def __init__(self):
 204         GoodFET.__init__(self)
 205         self.storedPC =         0xffffffff
 206         self.current_dbgstate = 0xffffffff
 207         self.flags =            0xffffffff
 208         self.nothing =          0xffffffff
 209     def __del__(self):
 210         try:
 211             if (self.ARMget_dbgstate()&9) == 9:
 212                 self.resume()
 213         except:
 214             sys.excepthook(*sys.exc_info())
 215     def setup(self):
 216         """Move the FET into the JTAG ARM application."""
 217         #print "Initializing ARM."
 218         self.writecmd(0x13,SETUP,0,self.data)
 219     def getpc(self):
 220         return self.ARMgetPC()
 221     def flash(self,file):
 222         """Flash an intel hex file to code memory."""
 223         print "Flash not implemented.";
 224     def dump(self,file,start=0,stop=0xffff):
 225         """Dump an intel hex file from code memory."""
 226         print "Dump not implemented.";
 227     def ARMshift_IR(self, IR, noretidle=0):
 228         self.writecmd(0x13,IR_SHIFT,2, [IR, LSB|noretidle])
 229         return self.data
 230     def ARMshift_DR(self, data, bits, flags):
 231         self.writecmd(0x13,DR_SHIFT,8,[bits&0xff, flags&0xff, 0, 0, data&0xff,(data>>8)&0xff,(data>>16)&0xff,(data>>24)&0xff])
 232         return self.data
 233     def ARMwaitDBG(self, timeout=0xff):
 234         self.current_dbgstate = self.ARMget_dbgstate()
 235         while ( not ((self.current_dbgstate & 9L) == 9)):
 236             timeout -=1
 237             self.current_dbgstate = self.ARMget_dbgstate()
 238         return timeout
 239     def ARMident(self):
 240         """Get an ARM's ID."""
 241         self.ARMshift_IR(IR_IDCODE,0)
 242         self.ARMshift_DR(0,32,LSB)
 243         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 244         return retval
 245     def ARMidentstr(self):
 246         ident=self.ARMident()
 247         ver     = ident >> 28
 248         partno  = (ident >> 12) & 0x10
 249         mfgid   = ident & 0xfff
 250         return "mfg: %x\npartno: %x\nver: %x\n(%x)" % (ver, partno, mfgid, ident);
 251     def ARMeice_write(self, reg, val):
 252         data = chop(val,4)
 253         data.extend([reg])
 254         retval = self.writecmd(0x13, EICE_WRITE, 5, data)
 255         return retval
 256     def ARMeice_read(self, reg):
 257         self.writecmd(0x13, EICE_READ, 1, [reg])
 258         retval, = struct.unpack("<L",self.data)
 259         return retval
 260     def ARMget_dbgstate(self):
 261         """Read the config register of an ARM."""
 262         self.ARMeice_read(EICE_DBGSTATUS)
 263         self.current_dbgstate = struct.unpack("<L", self.data[:4])[0]
 264         return self.current_dbgstate
 265     status = ARMget_dbgstate
 266     def statusstr(self):
 267         """Check the status as a string."""
 268         status=self.status()
 269         str=""
 270         i=1
 271         while i<0x20:
 272             if(status&i):
 273                 str="%s %s" %(self.ARMstatusbits[i],str)
 274             i*=2
 275         return str
 276     def ARMget_dbgctrl(self):
 277         """Read the config register of an ARM."""
 278         self.ARMeice_read(EICE_DBGCTRL)
 279         retval = struct.unpack("<L", self.data[:4])[0]
 280         return retval
 281     def ARMset_dbgctrl(self,config):
 282         """Write the config register of an ARM."""
 283         self.ARMeice_write(EICE_DBGCTRL, config&7)
 284     def ARMgetPC(self):
 285         """Get an ARM's PC. Note: real PC gets all wonky in debug mode, this is the "saved" PC"""
 286         return self.storedPC
 287     def ARMsetPC(self, val):
 288         """Set an ARM's PC.  Note: real PC gets all wonky in debug mode, this changes the "saved" PC which is used when exiting debug mode"""
 289         self.storedPC = val
 290     def ARMget_register(self, reg):
 291         """Get an ARM's Register"""
 292         self.writecmd(0x13,GET_REGISTER,1,[reg&0xff])
 293         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 294         return retval
 295     def ARMset_register(self, reg, val):
 296         """Get an ARM's Register"""
 297         self.writecmd(0x13,SET_REGISTER,8,[val&0xff, (val>>8)&0xff, (val>>16)&0xff, val>>24, reg,0,0,0])
 298         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
 299         return retval
 300     def ARMget_registers(self):
 301         """Get ARM Registers"""
 302         regs = [ self.ARMget_register(x) for x in range(15) ]
 303         regs.append(self.ARMgetPC())            # make sure we snag the "static" version of PC
 304         return regs
 305     def ARMset_registers(self, regs, mask):
 306         """Set ARM Registers"""
 307         for x in xrange(15):
 308           if (1<<x) & mask:
 309             self.ARMset_register(x,regs.pop())
 310         if (1<<15) & mask:                      # make sure we set the "static" version of PC or changes will be lost
 311           self.ARMsetPC(regs.pop())
 312     def ARMdebuginstr(self,instr,bkpt):
 313         if type (instr) == int or type(instr) == long:
 314             instr = struct.pack("<L", instr)
 315         instr = [int("0x%x"%ord(x),16) for x in instr]
 316         instr.extend([bkpt])
 317         self.writecmd(0x13,DEBUG_INSTR,len(instr),instr)
 318         return (self.data)
 319     def ARM_nop(self, bkpt):
 320         if self.status() & DBG_TBIT:
 321             return self.ARMdebuginstr(THUMB_INSTR_NOP, bkpt)
 322         return self.ARMdebuginstr(ARM_INSTR_NOP, bkpt)
 323     def ARMrestart(self):
 324         self.ARMshift_IR(IR_RESTART)
 325     def ARMset_watchpoint0(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
 326         self.ARMeice_write(EICE_WP0ADDR, addr);           # write 0 in watchpoint 0 address
 327         self.ARMeice_write(EICE_WP0ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 0 address mask
 328         self.ARMeice_write(EICE_WP0DATA, data);           # write 0 in watchpoint 0 data
 329         self.ARMeice_write(EICE_WP0DATAMASK, datamask);   # write 0xffffffff in watchpoint 0 data mask
 330         self.ARMeice_write(EICE_WP0CTRL, ctrl);           # write 0x00000100 in watchpoint 0 control value register (enables watchpoint)
 331         self.ARMeice_write(EICE_WP0CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 0 control mask - only detect the fetch instruction
 332         return self.data
 333     def ARMset_watchpoint1(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
 334         self.ARMeice_write(EICE_WP1ADDR, addr);           # write 0 in watchpoint 1 address
 335         self.ARMeice_write(EICE_WP1ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 1 address mask
 336         self.ARMeice_write(EICE_WP1DATA, data);           # write 0 in watchpoint 1 data
 337         self.ARMeice_write(EICE_WP1DATAMASK, datamask);   # write 0xffffffff in watchpoint 1 data mask
 338         self.ARMeice_write(EICE_WP1CTRL, ctrl);           # write 0x00000100 in watchpoint 1 control value register (enables watchpoint)
 339         self.ARMeice_write(EICE_WP1CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 1 control mask - only detect the fetch instruction
 340         return self.data
 341     def THUMBgetPC(self):
 342         r0 = self.ARMget_register(0)
 343         self.ARMdebuginstr(THUMB_INSTR_MOV_R0_PC, 0)
 344         retval = self.ARMget_register(0)
 345         self.ARMset_register(0,r0)
 346         return retval
 347     def ARMhaltcpu(self):
 348         """Halt the CPU."""
 349         if not(self.ARMget_dbgstate()&1):
 350             self.ARMset_dbgctrl(2)
 351             if (self.ARMwaitDBG() == 0):
 352                 raise Exception("Timeout waiting to enter DEBUG mode on HALT")
 353             self.ARMset_dbgctrl(0)
 354             self.last_dbg_state = self.ARMget_dbgstate()
 355             if self.last_dbg_state&0x10:
 356                 self.storedPC = self.THUMBgetPC()
 357             else:
 358                 self.storedPC = self.ARMget_register(15)
 359         self.storedPC, self.flags, self.nothing = self.ARMchain0(0)
 360         if self.ARMget_dbgstate() & DBG_TBIT:
 361             self.ARMsetModeARM()
 362             if self.storedPC ^ 4:
 363                 self.ARMset_register(15,self.storedPC&0xfffffffc)
 364         print "CPSR: (%s) %s"%(self.ARMget_regCPSRstr())
 365     halt = ARMhaltcpu
 366     def ARMreleasecpu(self):
 367         """Resume the CPU."""
 368         # restore registers FIXME: DO THIS
 369         if self.ARMget_dbgstate()&1 == 0:
 370             return
 371         currentPC, self.currentflags, nothing = self.ARMchain0(self.storedPC,self.flags)
 372         if not(self.flags & F_TBIT):                                    # need to be in arm mode
 373             if self.currentflags & F_TBIT:                              # currently in thumb mode
 374                 self.ARMsetModeARM()
 375             # branch to the right address
 376             self.ARMset_register(15, self.storedPC)
 377             print hex(self.storedPC)
 378             print hex(self.ARMget_register(15))
 379             print hex(self.ARMchain0(self.storedPC,self.flags)[0])
 380             self.ARM_nop(0)
 381             self.ARM_nop(1)
 382             self.ARMdebuginstr(ARM_INSTR_B_IMM | 0xfffff0,0)
 383             self.ARM_nop(0)
 384             self.ARMrestart()
 385
 386         elif self.flags & F_TBIT:                                       # need to be in thumb mode
 387             if not (self.currentflags & F_TBIT):                        # currently in arm mode
 388                 self.ARMsetModeThumb()
 389             r0=self.ARMget_register(0)
 390             self.ARMset_register(0, self.storedPC)
 391             self.ARMdebuginstr(THUMB_INSTR_MOV_PC_R0,0)
 392             self.ARM_nop(0)
 393             self.ARM_nop(1)
 394             print hex(self.storedPC)
 395             print hex(self.ARMget_register(15))
 396             print hex(self.ARMchain0(self.storedPC,self.flags)[0])
 397             self.ARMdebuginstr(THUMB_INSTR_B_IMM | (0x7fc07fc))
 398             self.ARM_nop()
 399             self.ARMrestart()
 400
 401
 402     resume = ARMreleasecpu
 403     def resettap(self):
 404         self.writecmd(0x13, RESETTAP, 0,[])
 405     def ARMsetModeARM(self):
 406         r0 = None
 407         if ((self.current_dbgstate & DBG_TBIT)):
 408             debugstr("=== Switching to ARM mode ===")
 409             #r0 = self.ARMget_register(0)
 410             self.ARM_nop(0)
 411             #self.ARMdebuginstr(THUMB_INSTR_NOP,0)
 412             #self.ARMdebuginstr(THUMB_INSTR_STR_R0_r0,0)
 413             #self.ARMdebuginstr(THUMB_INSTR_MOV_R0_PC,0)
 414             #self.ARMdebuginstr(THUMB_INSTR_STR_R0_r0,0)
 415             self.ARMdebuginstr(THUMB_INSTR_BX_PC,0)
 416             self.ARM_nop(0)
 417             self.ARM_nop(0)
 418         self.resettap()
 419         self.current_dbgstate = self.ARMget_dbgstate();
 420         return self.current_dbgstate
 421     def ARMsetModeThumb(self):                               # needs serious work and truing
 422         self.resettap()
 423         debugstr("=== Switching to THUMB mode ===")
 424         if ( not (self.current_dbgstate & DBG_TBIT)):
 425             self.storedPC |= 1
 426             self.ARMset_register(0, self.storedPC)
 427             self.ARM_nop(0)
 428             self.ARMdebuginstr(ARM_INSTR_BX_R0,0)
 429             self.ARM_nop(0)
 430             self.ARM_nop(0)
 431             self.resettap()
 432         self.current_dbgstate = self.ARMget_dbgstate();
 433         return self.current_dbgstate
 434     def ARMget_regCPSRstr(self):
 435         psr = self.ARMget_regCPSR()
 436         return hex(psr), PSRdecode(psr)
 437     def ARMget_regCPSR(self):
 438         """Get an ARM's Register"""
 439         r0 = self.ARMget_register(0)
 440         self.ARM_nop( 0) # push nop into pipeline - clean out the pipeline...
 441         self.ARMdebuginstr(ARM_INSTR_MRS_R0_CPSR, 0) # push MRS_R0, CPSR into pipeline - fetch
 442         self.ARM_nop( 0) # push nop into pipeline - decoded
 443         self.ARM_nop( 0) # push nop into pipeline - execute
 444         retval = self.ARMget_register(0)
 445         self.ARMset_register(0, r0)
 446         return retval
 447     def ARMset_regCPSR(self, val):
 448         """Get an ARM's Register"""
 449         r0 = self.ARMget_register(0)
 450         self.ARMset_register(0, val)
 451         self.ARM_nop( 0)        # push nop into pipeline - clean out the pipeline...
 452         self.ARMdebuginstr(ARM_INSTR_MSR_cpsr_cxsf_R0, 0) # push MSR cpsr_cxsf, R0 into pipeline - fetch
 453         self.ARM_nop( 0)        # push nop into pipeline - decoded
 454         self.ARM_nop( 0)        # push nop into pipeline - execute
 455         self.ARMset_register(0, r0)
 456         return(val)
 457     def ARMreadMem(self, adr, wrdcount=1):
 458         retval = []
 459         r0 = self.ARMget_register(0);        # store R0 and R1
 460         r1 = self.ARMget_register(1);
 461         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
 462         self.ARMset_register(0, adr);        # write address into R0
 463         self.ARMset_register(1, 0xdeadbeef)
 464         for word in range(adr, adr+(wrdcount*4), 4):
 465             #sys.stdin.readline()
 466             self.ARM_nop(0)
 467             self.ARM_nop(1)
 468             self.ARMdebuginstr(ARM_READ_MEM, 0); # push LDR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive reads)
 469             self.ARM_nop(0)
 470             self.ARMrestart()
 471             self.ARMwaitDBG()
 472             print hex(self.ARMget_register(1))
 473
 474             # FIXME: this may end up changing te current debug-state.  should we compare to current_dbgstate?
 475             #print repr(self.data[4])
 476             if (len(self.data)>4 and self.data[4] == '\x00'):
 477               print >>sys.stderr,("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
 478               raise Exception("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
 479               return (-1);
 480             else:
 481               retval.append( self.ARMget_register(1) )  # read memory value from R1 register
 482               #print >>sys.stderr,("CPSR: %x\t\tR0: %x\t\tR1: %x"%(self.ARMget_regCPSR(),self.ARMget_register(0),self.ARMget_register(1)))
 483         self.ARMset_register(1, r1);       # restore R0 and R1
 484         self.ARMset_register(0, r0);
 485         return retval
 486
 487     def ARMwriteMem(self, adr, wordarray):
 488         r0 = self.ARMget_register(0);        # store R0 and R1
 489         r1 = self.ARMget_register(1);
 490         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
 491         for widx in xrange(len(wordarray)):
 492             address = adr + (widx*4)
 493             word = wordarray[widx]
 494             self.ARMset_register(0, address);        # write address into R0
 495             self.ARMset_register(1, word);        # write address into R0
 496             self.ARM_nop(0)
 497             self.ARM_nop(1)
 498             self.ARMdebuginstr(ARM_WRITE_MEM, 0); # push STR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive writes)
 499             self.ARM_nop(0)
 500             self.ARMrestart()
 501             self.ARMwaitDBG()
 502             print hex(self.ARMget_register(1))
 503         self.ARMset_register(1, r1);       # restore R0 and R1
 504         self.ARMset_register(0, r0);
 505
 506     ARMstatusbits={
 507                   0x10 : "TBIT",
 508                   0x08 : "cgenL",
 509                   0x04 : "Interrupts Enabled (or not?)",
 510                   0x02 : "DBGRQ",
 511                   0x01 : "DGBACK"
 512                   }
 513     ARMctrlbits={
 514                   0x04 : "disable interrupts",
 515                   0x02 : "force dbgrq",
 516                   0x01 : "force dbgack"
 517                   }
 518
 519     def ARMchain0(self, address, bits=0x819684c054, data=0):
 520         bulk = chop(address,4)
 521         bulk.extend(chop(bits,8))
 522         bulk.extend(chop(data,4))
 523         print (repr(bulk))
 524         self.writecmd(0x13,CHAIN0,16,bulk)
 525         d1,b1,a1 = struct.unpack("<LQL",self.data)
 526         return (a1,b1,d1)
 527     def start(self):
 528         """Start debugging."""
 529         self.writecmd(0x13,START,0,self.data)
 530         ident=self.ARMidentstr()
 531         print "Target identifies as %s." % ident
 532         print "Debug Status: %s." % self.statusstr()
 533         #print "System State: %x." % self.ARMget_regCPSRstr()
 534     def stop(self):
 535         """Stop debugging."""
 536         self.writecmd(0x13,STOP,0,self.data)
 537     #def ARMstep_instr(self):
 538     #    """Step one instruction."""
 539     #    self.writecmd(0x13,STEP_INSTR,0,self.data)
 540     #def ARMflashpage(self,adr):
 541     #    """Flash 2kB a page of flash from 0xF000 in XDATA"""
 542     #    data=[adr&0xFF,
 543     #          (adr>>8)&0xFF,
 544     #          (adr>>16)&0xFF,
 545     #          (adr>>24)&0xFF]
 546     #    print "Flashing buffer to 0x%06x" % adr
 547     #    self.writecmd(0x13,MASS_FLASH_PAGE,4,data)
 548
 549