drivers/ata/sata_promise.c

   1 /*
   2  *  sata_promise.c - Promise SATA
   3  *
   4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2003-2004 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  *  libata documentation is available via 'make {ps|pdf}docs',
  27  *  as Documentation/DocBook/libata.*
  28  *
  29  *  Hardware information only available under NDA.
  30  *
  31  */
  32
  33 #include <linux/kernel.h>
  34 #include <linux/module.h>
  35 #include <linux/pci.h>
  36 #include <linux/init.h>
  37 #include <linux/blkdev.h>
  38 #include <linux/delay.h>
  39 #include <linux/interrupt.h>
  40 #include <linux/device.h>
  41 #include <scsi/scsi.h>
  42 #include <scsi/scsi_host.h>
  43 #include <scsi/scsi_cmnd.h>
  44 #include <linux/libata.h>
  45 #include "sata_promise.h"
  46
  47 #define DRV_NAME        "sata_promise"
  48 #define DRV_VERSION     "2.01"
  49
  50
  51 enum {
  52         PDC_MMIO_BAR            = 3,
  53
  54         /* register offsets */
  55         PDC_FEATURE             = 0x04, /* Feature/Error reg (per port) */
  56         PDC_SECTOR_COUNT        = 0x08, /* Sector count reg (per port) */
  57         PDC_SECTOR_NUMBER       = 0x0C, /* Sector number reg (per port) */
  58         PDC_CYLINDER_LOW        = 0x10, /* Cylinder low reg (per port) */
  59         PDC_CYLINDER_HIGH       = 0x14, /* Cylinder high reg (per port) */
  60         PDC_DEVICE              = 0x18, /* Device/Head reg (per port) */
  61         PDC_COMMAND             = 0x1C, /* Command/status reg (per port) */
  62         PDC_ALTSTATUS           = 0x38, /* Alternate-status/device-control reg (per port) */
  63         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
  64         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
  65         PDC_FLASH_CTL           = 0x44, /* Flash control register */
  66         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
  67         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
  68         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
  69         PDC2_SATA_PLUG_CSR      = 0x60, /* SATAII Plug control/status reg */
  70         PDC_TBG_MODE            = 0x41C, /* TBG mode (not SATAII) */
  71         PDC_SLEW_CTL            = 0x470, /* slew rate control reg (not SATAII) */
  72
  73         PDC_ERR_MASK            = (1<<19) | (1<<20) | (1<<21) | (1<<22) |
  74                                   (1<<8) | (1<<9) | (1<<10),
  75
  76         board_2037x             = 0,    /* FastTrak S150 TX2plus */
  77         board_20319             = 1,    /* FastTrak S150 TX4 */
  78         board_20619             = 2,    /* FastTrak TX4000 */
  79         board_2057x             = 3,    /* SATAII150 Tx2plus */
  80         board_40518             = 4,    /* SATAII150 Tx4 */
  81
  82         PDC_HAS_PATA            = (1 << 1), /* PDC20375/20575 has PATA */
  83
  84         /* Sequence counter control registers bit definitions */
  85         PDC_SEQCNTRL_INT_MASK   = (1 << 5), /* Sequence Interrupt Mask */
  86
  87         /* Feature register values */
  88         PDC_FEATURE_ATAPI_PIO   = 0x00, /* ATAPI data xfer by PIO */
  89         PDC_FEATURE_ATAPI_DMA   = 0x01, /* ATAPI data xfer by DMA */
  90
  91         /* Device/Head register values */
  92         PDC_DEVICE_SATA         = 0xE0, /* Device/Head value for SATA devices */
  93
  94         /* PDC_CTLSTAT bit definitions */
  95         PDC_DMA_ENABLE          = (1 << 7),
  96         PDC_IRQ_DISABLE         = (1 << 10),
  97         PDC_RESET               = (1 << 11), /* HDMA reset */
  98
  99         PDC_COMMON_FLAGS        = ATA_FLAG_NO_LEGACY |
 100                                   ATA_FLAG_MMIO |
 101                                   ATA_FLAG_PIO_POLLING,
 102
 103         /* hp->flags bits */
 104         PDC_FLAG_GEN_II         = (1 << 0),
 105 };
 106
 107
 108 struct pdc_port_priv {
 109         u8                      *pkt;
 110         dma_addr_t              pkt_dma;
 111 };
 112
 113 struct pdc_host_priv {
 114         unsigned long           flags;
 115         unsigned long           port_flags[ATA_MAX_PORTS];
 116 };
 117
 118 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg);
 119 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
 120 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
 121 static irqreturn_t pdc_interrupt (int irq, void *dev_instance);
 122 static int pdc_port_start(struct ata_port *ap);
 123 static void pdc_qc_prep(struct ata_queued_cmd *qc);
 124 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
 125 static void pdc_exec_command_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
 126 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc);
 127 static int pdc_old_check_atapi_dma(struct ata_queued_cmd *qc);
 128 static void pdc_irq_clear(struct ata_port *ap);
 129 static unsigned int pdc_qc_issue_prot(struct ata_queued_cmd *qc);
 130 static void pdc_freeze(struct ata_port *ap);
 131 static void pdc_thaw(struct ata_port *ap);
 132 static void pdc_error_handler(struct ata_port *ap);
 133 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc);
 134 static int pdc_cable_detect(struct ata_port *ap);
 135
 136 static struct scsi_host_template pdc_ata_sht = {
 137         .module                 = THIS_MODULE,
 138         .name                   = DRV_NAME,
 139         .ioctl                  = ata_scsi_ioctl,
 140         .queuecommand           = ata_scsi_queuecmd,
 141         .can_queue              = ATA_DEF_QUEUE,
 142         .this_id                = ATA_SHT_THIS_ID,
 143         .sg_tablesize           = LIBATA_MAX_PRD,
 144         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 145         .emulated               = ATA_SHT_EMULATED,
 146         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 147         .proc_name              = DRV_NAME,
 148         .dma_boundary           = ATA_DMA_BOUNDARY,
 149         .slave_configure        = ata_scsi_slave_config,
 150         .slave_destroy          = ata_scsi_slave_destroy,
 151         .bios_param             = ata_std_bios_param,
 152 };
 153
 154 static const struct ata_port_operations pdc_sata_ops = {
 155         .port_disable           = ata_port_disable,
 156         .tf_load                = pdc_tf_load_mmio,
 157         .tf_read                = ata_tf_read,
 158         .check_status           = ata_check_status,
 159         .exec_command           = pdc_exec_command_mmio,
 160         .dev_select             = ata_std_dev_select,
 161         .check_atapi_dma        = pdc_check_atapi_dma,
 162
 163         .qc_prep                = pdc_qc_prep,
 164         .qc_issue               = pdc_qc_issue_prot,
 165         .freeze                 = pdc_freeze,
 166         .thaw                   = pdc_thaw,
 167         .error_handler          = pdc_error_handler,
 168         .post_internal_cmd      = pdc_post_internal_cmd,
 169         .cable_detect           = pdc_cable_detect,
 170         .data_xfer              = ata_data_xfer,
 171         .irq_handler            = pdc_interrupt,
 172         .irq_clear              = pdc_irq_clear,
 173         .irq_on                 = ata_irq_on,
 174         .irq_ack                = ata_irq_ack,
 175
 176         .scr_read               = pdc_sata_scr_read,
 177         .scr_write              = pdc_sata_scr_write,
 178         .port_start             = pdc_port_start,
 179 };
 180
 181 /* First-generation chips need a more restrictive ->check_atapi_dma op */
 182 static const struct ata_port_operations pdc_old_sata_ops = {
 183         .port_disable           = ata_port_disable,
 184         .tf_load                = pdc_tf_load_mmio,
 185         .tf_read                = ata_tf_read,
 186         .check_status           = ata_check_status,
 187         .exec_command           = pdc_exec_command_mmio,
 188         .dev_select             = ata_std_dev_select,
 189         .check_atapi_dma        = pdc_old_check_atapi_dma,
 190
 191         .qc_prep                = pdc_qc_prep,
 192         .qc_issue               = pdc_qc_issue_prot,
 193         .freeze                 = pdc_freeze,
 194         .thaw                   = pdc_thaw,
 195         .error_handler          = pdc_error_handler,
 196         .post_internal_cmd      = pdc_post_internal_cmd,
 197         .data_xfer              = ata_data_xfer,
 198         .irq_handler            = pdc_interrupt,
 199         .irq_clear              = pdc_irq_clear,
 200         .irq_on                 = ata_irq_on,
 201         .irq_ack                = ata_irq_ack,
 202
 203         .scr_read               = pdc_sata_scr_read,
 204         .scr_write              = pdc_sata_scr_write,
 205         .port_start             = pdc_port_start,
 206 };
 207
 208 static const struct ata_port_operations pdc_pata_ops = {
 209         .port_disable           = ata_port_disable,
 210         .tf_load                = pdc_tf_load_mmio,
 211         .tf_read                = ata_tf_read,
 212         .check_status           = ata_check_status,
 213         .exec_command           = pdc_exec_command_mmio,
 214         .dev_select             = ata_std_dev_select,
 215         .check_atapi_dma        = pdc_check_atapi_dma,
 216
 217         .qc_prep                = pdc_qc_prep,
 218         .qc_issue               = pdc_qc_issue_prot,
 219         .freeze                 = pdc_freeze,
 220         .thaw                   = pdc_thaw,
 221         .error_handler          = pdc_error_handler,
 222         .post_internal_cmd      = pdc_post_internal_cmd,
 223         .data_xfer              = ata_data_xfer,
 224         .irq_handler            = pdc_interrupt,
 225         .irq_clear              = pdc_irq_clear,
 226         .irq_on                 = ata_irq_on,
 227         .irq_ack                = ata_irq_ack,
 228
 229         .port_start             = pdc_port_start,
 230 };
 231
 232 static const struct ata_port_info pdc_port_info[] = {
 233         /* board_2037x */
 234         {
 235                 .sht            = &pdc_ata_sht,
 236                 .flags          = PDC_COMMON_FLAGS,
 237                 .pio_mask       = 0x1f, /* pio0-4 */
 238                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 239                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 240                 .port_ops       = &pdc_old_sata_ops,
 241         },
 242
 243         /* board_20319 */
 244         {
 245                 .sht            = &pdc_ata_sht,
 246                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA,
 247                 .pio_mask       = 0x1f, /* pio0-4 */
 248                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 249                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 250                 .port_ops       = &pdc_old_sata_ops,
 251         },
 252
 253         /* board_20619 */
 254         {
 255                 .sht            = &pdc_ata_sht,
 256                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SLAVE_POSS,
 257                 .pio_mask       = 0x1f, /* pio0-4 */
 258                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 259                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 260                 .port_ops       = &pdc_pata_ops,
 261         },
 262
 263         /* board_2057x */
 264         {
 265                 .sht            = &pdc_ata_sht,
 266                 .flags          = PDC_COMMON_FLAGS,
 267                 .pio_mask       = 0x1f, /* pio0-4 */
 268                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 269                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 270                 .port_ops       = &pdc_sata_ops,
 271         },
 272
 273         /* board_40518 */
 274         {
 275                 .sht            = &pdc_ata_sht,
 276                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA,
 277                 .pio_mask       = 0x1f, /* pio0-4 */
 278                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 279                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
 280                 .port_ops       = &pdc_sata_ops,
 281         },
 282 };
 283
 284 static const struct pci_device_id pdc_ata_pci_tbl[] = {
 285         { PCI_VDEVICE(PROMISE, 0x3371), board_2037x },
 286         { PCI_VDEVICE(PROMISE, 0x3373), board_2037x },
 287         { PCI_VDEVICE(PROMISE, 0x3375), board_2037x },
 288         { PCI_VDEVICE(PROMISE, 0x3376), board_2037x },
 289         { PCI_VDEVICE(PROMISE, 0x3570), board_2057x },
 290         { PCI_VDEVICE(PROMISE, 0x3571), board_2057x },
 291         { PCI_VDEVICE(PROMISE, 0x3574), board_2057x },
 292         { PCI_VDEVICE(PROMISE, 0x3577), board_2057x },
 293         { PCI_VDEVICE(PROMISE, 0x3d73), board_2057x },
 294         { PCI_VDEVICE(PROMISE, 0x3d75), board_2057x },
 295
 296         { PCI_VDEVICE(PROMISE, 0x3318), board_20319 },
 297         { PCI_VDEVICE(PROMISE, 0x3319), board_20319 },
 298         { PCI_VDEVICE(PROMISE, 0x3515), board_20319 },
 299         { PCI_VDEVICE(PROMISE, 0x3519), board_20319 },
 300         { PCI_VDEVICE(PROMISE, 0x3d17), board_40518 },
 301         { PCI_VDEVICE(PROMISE, 0x3d18), board_40518 },
 302
 303         { PCI_VDEVICE(PROMISE, 0x6629), board_20619 },
 304
 305         { }     /* terminate list */
 306 };
 307
 308
 309 static struct pci_driver pdc_ata_pci_driver = {
 310         .name                   = DRV_NAME,
 311         .id_table               = pdc_ata_pci_tbl,
 312         .probe                  = pdc_ata_init_one,
 313         .remove                 = ata_pci_remove_one,
 314 };
 315
 316
 317 static int pdc_port_start(struct ata_port *ap)
 318 {
 319         struct device *dev = ap->host->dev;
 320         struct pdc_host_priv *hp = ap->host->private_data;
 321         struct pdc_port_priv *pp;
 322         int rc;
 323
 324         /* fix up port flags and cable type for SATA+PATA chips */
 325         ap->flags |= hp->port_flags[ap->port_no];
 326         if (ap->flags & ATA_FLAG_SATA)
 327                 ap->cbl = ATA_CBL_SATA;
 328
 329         rc = ata_port_start(ap);
 330         if (rc)
 331                 return rc;
 332
 333         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 334         if (!pp)
 335                 return -ENOMEM;
 336
 337         pp->pkt = dmam_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
 338         if (!pp->pkt)
 339                 return -ENOMEM;
 340
 341         ap->private_data = pp;
 342
 343         /* fix up PHYMODE4 align timing */
 344         if ((hp->flags & PDC_FLAG_GEN_II) && sata_scr_valid(ap)) {
 345                 void __iomem *mmio = (void __iomem *) ap->ioaddr.scr_addr;
 346                 unsigned int tmp;
 347
 348                 tmp = readl(mmio + 0x014);
 349                 tmp = (tmp & ~3) | 1;   /* set bits 1:0 = 0:1 */
 350                 writel(tmp, mmio + 0x014);
 351         }
 352
 353         return 0;
 354 }
 355
 356 static void pdc_reset_port(struct ata_port *ap)
 357 {
 358         void __iomem *mmio = ap->ioaddr.cmd_addr + PDC_CTLSTAT;
 359         unsigned int i;
 360         u32 tmp;
 361
 362         for (i = 11; i > 0; i--) {
 363                 tmp = readl(mmio);
 364                 if (tmp & PDC_RESET)
 365                         break;
 366
 367                 udelay(100);
 368
 369                 tmp |= PDC_RESET;
 370                 writel(tmp, mmio);
 371         }
 372
 373         tmp &= ~PDC_RESET;
 374         writel(tmp, mmio);
 375         readl(mmio);    /* flush */
 376 }
 377
 378 static int pdc_cable_detect(struct ata_port *ap)
 379 {
 380         u8 tmp;
 381         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr + PDC_CTLSTAT + 0x03;
 382
 383         if (!sata_scr_valid(ap)) {
 384                 tmp = readb(mmio);
 385                 if (tmp & 0x01)
 386                         return ATA_CBL_PATA40;
 387                 return ATA_CBL_PATA80;
 388         }
 389         return ATA_CBL_SATA;
 390 }
 391
 392 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg)
 393 {
 394         if (sc_reg > SCR_CONTROL || ap->cbl != ATA_CBL_SATA)
 395                 return 0xffffffffU;
 396         return readl(ap->ioaddr.scr_addr + (sc_reg * 4));
 397 }
 398
 399
 400 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg,
 401                                u32 val)
 402 {
 403         if (sc_reg > SCR_CONTROL || ap->cbl != ATA_CBL_SATA)
 404                 return;
 405         writel(val, ap->ioaddr.scr_addr + (sc_reg * 4));
 406 }
 407
 408 static void pdc_atapi_pkt(struct ata_queued_cmd *qc)
 409 {
 410         struct ata_port *ap = qc->ap;
 411         dma_addr_t sg_table = ap->prd_dma;
 412         unsigned int cdb_len = qc->dev->cdb_len;
 413         u8 *cdb = qc->cdb;
 414         struct pdc_port_priv *pp = ap->private_data;
 415         u8 *buf = pp->pkt;
 416         u32 *buf32 = (u32 *) buf;
 417         unsigned int dev_sel, feature, nbytes;
 418
 419         /* set control bits (byte 0), zero delay seq id (byte 3),
 420          * and seq id (byte 2)
 421          */
 422         switch (qc->tf.protocol) {
 423         case ATA_PROT_ATAPI_DMA:
 424                 if (!(qc->tf.flags & ATA_TFLAG_WRITE))
 425                         buf32[0] = cpu_to_le32(PDC_PKT_READ);
 426                 else
 427                         buf32[0] = 0;
 428                 break;
 429         case ATA_PROT_ATAPI_NODATA:
 430                 buf32[0] = cpu_to_le32(PDC_PKT_NODATA);
 431                 break;
 432         default:
 433                 BUG();
 434                 break;
 435         }
 436         buf32[1] = cpu_to_le32(sg_table);       /* S/G table addr */
 437         buf32[2] = 0;                           /* no next-packet */
 438
 439         /* select drive */
 440         if (sata_scr_valid(ap)) {
 441                 dev_sel = PDC_DEVICE_SATA;
 442         } else {
 443                 dev_sel = ATA_DEVICE_OBS;
 444                 if (qc->dev->devno != 0)
 445                         dev_sel |= ATA_DEV1;
 446         }
 447         buf[12] = (1 << 5) | ATA_REG_DEVICE;
 448         buf[13] = dev_sel;
 449         buf[14] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_CLEAR_BSY;
 450         buf[15] = dev_sel; /* once more, waiting for BSY to clear */
 451
 452         buf[16] = (1 << 5) | ATA_REG_NSECT;
 453         buf[17] = 0x00;
 454         buf[18] = (1 << 5) | ATA_REG_LBAL;
 455         buf[19] = 0x00;
 456
 457         /* set feature and byte counter registers */
 458         if (qc->tf.protocol != ATA_PROT_ATAPI_DMA) {
 459                 feature = PDC_FEATURE_ATAPI_PIO;
 460                 /* set byte counter register to real transfer byte count */
 461                 nbytes = qc->nbytes;
 462                 if (nbytes > 0xffff)
 463                         nbytes = 0xffff;
 464         } else {
 465                 feature = PDC_FEATURE_ATAPI_DMA;
 466                 /* set byte counter register to 0 */
 467                 nbytes = 0;
 468         }
 469         buf[20] = (1 << 5) | ATA_REG_FEATURE;
 470         buf[21] = feature;
 471         buf[22] = (1 << 5) | ATA_REG_BYTEL;
 472         buf[23] = nbytes & 0xFF;
 473         buf[24] = (1 << 5) | ATA_REG_BYTEH;
 474         buf[25] = (nbytes >> 8) & 0xFF;
 475
 476         /* send ATAPI packet command 0xA0 */
 477         buf[26] = (1 << 5) | ATA_REG_CMD;
 478         buf[27] = ATA_CMD_PACKET;
 479
 480         /* select drive and check DRQ */
 481         buf[28] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_WAIT_DRDY;
 482         buf[29] = dev_sel;
 483
 484         /* we can represent cdb lengths 2/4/6/8/10/12/14/16 */
 485         BUG_ON(cdb_len & ~0x1E);
 486
 487         /* append the CDB as the final part */
 488         buf[30] = (((cdb_len >> 1) & 7) << 5) | ATA_REG_DATA | PDC_LAST_REG;
 489         memcpy(buf+31, cdb, cdb_len);
 490 }
 491
 492 static void pdc_qc_prep(struct ata_queued_cmd *qc)
 493 {
 494         struct pdc_port_priv *pp = qc->ap->private_data;
 495         unsigned int i;
 496
 497         VPRINTK("ENTER\n");
 498
 499         switch (qc->tf.protocol) {
 500         case ATA_PROT_DMA:
 501                 ata_qc_prep(qc);
 502                 /* fall through */
 503
 504         case ATA_PROT_NODATA:
 505                 i = pdc_pkt_header(&qc->tf, qc->ap->prd_dma,
 506                                    qc->dev->devno, pp->pkt);
 507
 508                 if (qc->tf.flags & ATA_TFLAG_LBA48)
 509                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
 510                 else
 511                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
 512
 513                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
 514                 break;
 515
 516         case ATA_PROT_ATAPI:
 517                 ata_qc_prep(qc);
 518                 break;
 519
 520         case ATA_PROT_ATAPI_DMA:
 521                 ata_qc_prep(qc);
 522                 /*FALLTHROUGH*/
 523         case ATA_PROT_ATAPI_NODATA:
 524                 pdc_atapi_pkt(qc);
 525                 break;
 526
 527         default:
 528                 break;
 529         }
 530 }
 531
 532 static void pdc_freeze(struct ata_port *ap)
 533 {
 534         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr;
 535         u32 tmp;
 536
 537         tmp = readl(mmio + PDC_CTLSTAT);
 538         tmp |= PDC_IRQ_DISABLE;
 539         tmp &= ~PDC_DMA_ENABLE;
 540         writel(tmp, mmio + PDC_CTLSTAT);
 541         readl(mmio + PDC_CTLSTAT); /* flush */
 542 }
 543
 544 static void pdc_thaw(struct ata_port *ap)
 545 {
 546         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr;
 547         u32 tmp;
 548
 549         /* clear IRQ */
 550         readl(mmio + PDC_INT_SEQMASK);
 551
 552         /* turn IRQ back on */
 553         tmp = readl(mmio + PDC_CTLSTAT);
 554         tmp &= ~PDC_IRQ_DISABLE;
 555         writel(tmp, mmio + PDC_CTLSTAT);
 556         readl(mmio + PDC_CTLSTAT); /* flush */
 557 }
 558
 559 static void pdc_error_handler(struct ata_port *ap)
 560 {
 561         ata_reset_fn_t hardreset;
 562
 563         if (!(ap->pflags & ATA_PFLAG_FROZEN))
 564                 pdc_reset_port(ap);
 565
 566         hardreset = NULL;
 567         if (sata_scr_valid(ap))
 568                 hardreset = sata_std_hardreset;
 569
 570         /* perform recovery */
 571         ata_do_eh(ap, ata_std_prereset, ata_std_softreset, hardreset,
 572                   ata_std_postreset);
 573 }
 574
 575 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc)
 576 {
 577         struct ata_port *ap = qc->ap;
 578
 579         if (qc->flags & ATA_QCFLAG_FAILED)
 580                 qc->err_mask |= AC_ERR_OTHER;
 581
 582         /* make DMA engine forget about the failed command */
 583         if (qc->err_mask)
 584                 pdc_reset_port(ap);
 585 }
 586
 587 static inline unsigned int pdc_host_intr( struct ata_port *ap,
 588                                           struct ata_queued_cmd *qc)
 589 {
 590         unsigned int handled = 0;
 591         u32 tmp;
 592         void __iomem *mmio = ap->ioaddr.cmd_addr + PDC_GLOBAL_CTL;
 593
 594         tmp = readl(mmio);
 595         if (tmp & PDC_ERR_MASK) {
 596                 qc->err_mask |= AC_ERR_DEV;
 597                 pdc_reset_port(ap);
 598         }
 599
 600         switch (qc->tf.protocol) {
 601         case ATA_PROT_DMA:
 602         case ATA_PROT_NODATA:
 603         case ATA_PROT_ATAPI_DMA:
 604         case ATA_PROT_ATAPI_NODATA:
 605                 qc->err_mask |= ac_err_mask(ata_wait_idle(ap));
 606                 ata_qc_complete(qc);
 607                 handled = 1;
 608                 break;
 609
 610         default:
 611                 ap->stats.idle_irq++;
 612                 break;
 613         }
 614
 615         return handled;
 616 }
 617
 618 static void pdc_irq_clear(struct ata_port *ap)
 619 {
 620         struct ata_host *host = ap->host;
 621         void __iomem *mmio = host->iomap[PDC_MMIO_BAR];
 622
 623         readl(mmio + PDC_INT_SEQMASK);
 624 }
 625
 626 static irqreturn_t pdc_interrupt (int irq, void *dev_instance)
 627 {
 628         struct ata_host *host = dev_instance;
 629         struct ata_port *ap;
 630         u32 mask = 0;
 631         unsigned int i, tmp;
 632         unsigned int handled = 0;
 633         void __iomem *mmio_base;
 634
 635         VPRINTK("ENTER\n");
 636
 637         if (!host || !host->iomap[PDC_MMIO_BAR]) {
 638                 VPRINTK("QUICK EXIT\n");
 639                 return IRQ_NONE;
 640         }
 641
 642         mmio_base = host->iomap[PDC_MMIO_BAR];
 643
 644         /* reading should also clear interrupts */
 645         mask = readl(mmio_base + PDC_INT_SEQMASK);
 646
 647         if (mask == 0xffffffff) {
 648                 VPRINTK("QUICK EXIT 2\n");
 649                 return IRQ_NONE;
 650         }
 651
 652         spin_lock(&host->lock);
 653
 654         mask &= 0xffff;         /* only 16 tags possible */
 655         if (!mask) {
 656                 VPRINTK("QUICK EXIT 3\n");
 657                 goto done_irq;
 658         }
 659
 660         writel(mask, mmio_base + PDC_INT_SEQMASK);
 661
 662         for (i = 0; i < host->n_ports; i++) {
 663                 VPRINTK("port %u\n", i);
 664                 ap = host->ports[i];
 665                 tmp = mask & (1 << (i + 1));
 666                 if (tmp && ap &&
 667                     !(ap->flags & ATA_FLAG_DISABLED)) {
 668                         struct ata_queued_cmd *qc;
 669
 670                         qc = ata_qc_from_tag(ap, ap->active_tag);
 671                         if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING)))
 672                                 handled += pdc_host_intr(ap, qc);
 673                 }
 674         }
 675
 676         VPRINTK("EXIT\n");
 677
 678 done_irq:
 679         spin_unlock(&host->lock);
 680         return IRQ_RETVAL(handled);
 681 }
 682
 683 static inline void pdc_packet_start(struct ata_queued_cmd *qc)
 684 {
 685         struct ata_port *ap = qc->ap;
 686         struct pdc_port_priv *pp = ap->private_data;
 687         void __iomem *mmio = ap->host->iomap[PDC_MMIO_BAR];
 688         unsigned int port_no = ap->port_no;
 689         u8 seq = (u8) (port_no + 1);
 690
 691         VPRINTK("ENTER, ap %p\n", ap);
 692
 693         writel(0x00000001, mmio + (seq * 4));
 694         readl(mmio + (seq * 4));        /* flush */
 695
 696         pp->pkt[2] = seq;
 697         wmb();                  /* flush PRD, pkt writes */
 698         writel(pp->pkt_dma, ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT);
 699         readl(ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT); /* flush */
 700 }
 701
 702 static unsigned int pdc_qc_issue_prot(struct ata_queued_cmd *qc)
 703 {
 704         switch (qc->tf.protocol) {
 705         case ATA_PROT_ATAPI_NODATA:
 706                 if (qc->dev->flags & ATA_DFLAG_CDB_INTR)
 707                         break;
 708                 /*FALLTHROUGH*/
 709         case ATA_PROT_ATAPI_DMA:
 710         case ATA_PROT_DMA:
 711         case ATA_PROT_NODATA:
 712                 pdc_packet_start(qc);
 713                 return 0;
 714
 715         default:
 716                 break;
 717         }
 718
 719         return ata_qc_issue_prot(qc);
 720 }
 721
 722 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf)
 723 {
 724         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 725                  tf->protocol == ATA_PROT_NODATA);
 726         ata_tf_load(ap, tf);
 727 }
 728
 729
 730 static void pdc_exec_command_mmio(struct ata_port *ap, const struct ata_taskfile *tf)
 731 {
 732         WARN_ON (tf->protocol == ATA_PROT_DMA ||
 733                  tf->protocol == ATA_PROT_NODATA);
 734         ata_exec_command(ap, tf);
 735 }
 736
 737 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc)
 738 {
 739         u8 *scsicmd = qc->scsicmd->cmnd;
 740         int pio = 1; /* atapi dma off by default */
 741
 742         /* Whitelist commands that may use DMA. */
 743         switch (scsicmd[0]) {
 744         case WRITE_12:
 745         case WRITE_10:
 746         case WRITE_6:
 747         case READ_12:
 748         case READ_10:
 749         case READ_6:
 750         case 0xad: /* READ_DVD_STRUCTURE */
 751         case 0xbe: /* READ_CD */
 752                 pio = 0;
 753         }
 754         /* -45150 (FFFF4FA2) to -1 (FFFFFFFF) shall use PIO mode */
 755         if (scsicmd[0] == WRITE_10) {
 756                 unsigned int lba;
 757                 lba = (scsicmd[2] << 24) | (scsicmd[3] << 16) | (scsicmd[4] << 8) | scsicmd[5];
 758                 if (lba >= 0xFFFF4FA2)
 759                         pio = 1;
 760         }
 761         return pio;
 762 }
 763
 764 static int pdc_old_check_atapi_dma(struct ata_queued_cmd *qc)
 765 {
 766         struct ata_port *ap = qc->ap;
 767
 768         /* First generation chips cannot use ATAPI DMA on SATA ports */
 769         if (sata_scr_valid(ap))
 770                 return 1;
 771         return pdc_check_atapi_dma(qc);
 772 }
 773
 774 static void pdc_ata_setup_port(struct ata_ioports *port, void __iomem *base,
 775                                void __iomem *scr_addr)
 776 {
 777         port->cmd_addr          = base;
 778         port->data_addr         = base;
 779         port->feature_addr      =
 780         port->error_addr        = base + 0x4;
 781         port->nsect_addr        = base + 0x8;
 782         port->lbal_addr         = base + 0xc;
 783         port->lbam_addr         = base + 0x10;
 784         port->lbah_addr         = base + 0x14;
 785         port->device_addr       = base + 0x18;
 786         port->command_addr      =
 787         port->status_addr       = base + 0x1c;
 788         port->altstatus_addr    =
 789         port->ctl_addr          = base + 0x38;
 790         port->scr_addr          = scr_addr;
 791 }
 792
 793
 794 static void pdc_host_init(unsigned int chip_id, struct ata_probe_ent *pe)
 795 {
 796         void __iomem *mmio = pe->iomap[PDC_MMIO_BAR];
 797         struct pdc_host_priv *hp = pe->private_data;
 798         int hotplug_offset;
 799         u32 tmp;
 800
 801         if (hp->flags & PDC_FLAG_GEN_II)
 802                 hotplug_offset = PDC2_SATA_PLUG_CSR;
 803         else
 804                 hotplug_offset = PDC_SATA_PLUG_CSR;
 805
 806         /*
 807          * Except for the hotplug stuff, this is voodoo from the
 808          * Promise driver.  Label this entire section
 809          * "TODO: figure out why we do this"
 810          */
 811
 812         /* enable BMR_BURST, maybe change FIFO_SHD to 8 dwords */
 813         tmp = readl(mmio + PDC_FLASH_CTL);
 814         tmp |= 0x02000; /* bit 13 (enable bmr burst) */
 815         if (!(hp->flags & PDC_FLAG_GEN_II))
 816                 tmp |= 0x10000; /* bit 16 (fifo threshold at 8 dw) */
 817         writel(tmp, mmio + PDC_FLASH_CTL);
 818
 819         /* clear plug/unplug flags for all ports */
 820         tmp = readl(mmio + hotplug_offset);
 821         writel(tmp | 0xff, mmio + hotplug_offset);
 822
 823         /* mask plug/unplug ints */
 824         tmp = readl(mmio + hotplug_offset);
 825         writel(tmp | 0xff0000, mmio + hotplug_offset);
 826
 827         /* don't initialise TBG or SLEW on 2nd generation chips */
 828         if (hp->flags & PDC_FLAG_GEN_II)
 829                 return;
 830
 831         /* reduce TBG clock to 133 Mhz. */
 832         tmp = readl(mmio + PDC_TBG_MODE);
 833         tmp &= ~0x30000; /* clear bit 17, 16*/
 834         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
 835         writel(tmp, mmio + PDC_TBG_MODE);
 836
 837         readl(mmio + PDC_TBG_MODE);     /* flush */
 838         msleep(10);
 839
 840         /* adjust slew rate control register. */
 841         tmp = readl(mmio + PDC_SLEW_CTL);
 842         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
 843         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
 844         writel(tmp, mmio + PDC_SLEW_CTL);
 845 }
 846
 847 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 848 {
 849         static int printed_version;
 850         struct ata_probe_ent *probe_ent;
 851         struct pdc_host_priv *hp;
 852         void __iomem *base;
 853         unsigned int board_idx = (unsigned int) ent->driver_data;
 854         int rc;
 855         u8 tmp;
 856
 857         if (!printed_version++)
 858                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 859
 860         rc = pcim_enable_device(pdev);
 861         if (rc)
 862                 return rc;
 863
 864         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
 865         if (rc == -EBUSY)
 866                 pcim_pin_device(pdev);
 867         if (rc)
 868                 return rc;
 869
 870         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
 871         if (rc)
 872                 return rc;
 873         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
 874         if (rc)
 875                 return rc;
 876
 877         probe_ent = devm_kzalloc(&pdev->dev, sizeof(*probe_ent), GFP_KERNEL);
 878         if (probe_ent == NULL)
 879                 return -ENOMEM;
 880
 881         probe_ent->dev = pci_dev_to_dev(pdev);
 882         INIT_LIST_HEAD(&probe_ent->node);
 883
 884         hp = devm_kzalloc(&pdev->dev, sizeof(*hp), GFP_KERNEL);
 885         if (hp == NULL)
 886                 return -ENOMEM;
 887
 888         probe_ent->private_data = hp;
 889
 890         probe_ent->sht          = pdc_port_info[board_idx].sht;
 891         probe_ent->port_flags   = pdc_port_info[board_idx].flags;
 892         probe_ent->pio_mask     = pdc_port_info[board_idx].pio_mask;
 893         probe_ent->mwdma_mask   = pdc_port_info[board_idx].mwdma_mask;
 894         probe_ent->udma_mask    = pdc_port_info[board_idx].udma_mask;
 895         probe_ent->port_ops     = pdc_port_info[board_idx].port_ops;
 896
 897         probe_ent->irq = pdev->irq;
 898         probe_ent->irq_flags = IRQF_SHARED;
 899         probe_ent->iomap = pcim_iomap_table(pdev);
 900
 901         base = probe_ent->iomap[PDC_MMIO_BAR];
 902
 903         pdc_ata_setup_port(&probe_ent->port[0], base + 0x200, base + 0x400);
 904         pdc_ata_setup_port(&probe_ent->port[1], base + 0x280, base + 0x500);
 905
 906         /* notice 4-port boards */
 907         switch (board_idx) {
 908         case board_40518:
 909                 hp->flags |= PDC_FLAG_GEN_II;
 910                 /* Fall through */
 911         case board_20319:
 912                 probe_ent->n_ports = 4;
 913                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300, base + 0x600);
 914                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380, base + 0x700);
 915                 break;
 916         case board_2057x:
 917                 hp->flags |= PDC_FLAG_GEN_II;
 918                 /* Fall through */
 919         case board_2037x:
 920                 /* TX2plus boards also have a PATA port */
 921                 tmp = readb(base + PDC_FLASH_CTL+1);
 922                 if (!(tmp & 0x80)) {
 923                         probe_ent->n_ports = 3;
 924                         pdc_ata_setup_port(&probe_ent->port[2], base + 0x300, NULL);
 925                         hp->port_flags[2] = ATA_FLAG_SLAVE_POSS;
 926                         printk(KERN_INFO DRV_NAME " PATA port found\n");
 927                 } else
 928                         probe_ent->n_ports = 2;
 929                 hp->port_flags[0] = ATA_FLAG_SATA;
 930                 hp->port_flags[1] = ATA_FLAG_SATA;
 931                 break;
 932         case board_20619:
 933                 probe_ent->n_ports = 4;
 934                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300, NULL);
 935                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380, NULL);
 936                 break;
 937         default:
 938                 BUG();
 939                 break;
 940         }
 941
 942         pci_set_master(pdev);
 943
 944         /* initialize adapter */
 945         pdc_host_init(board_idx, probe_ent);
 946
 947         if (!ata_device_add(probe_ent))
 948                 return -ENODEV;
 949
 950         devm_kfree(&pdev->dev, probe_ent);
 951         return 0;
 952 }
 953
 954
 955 static int __init pdc_ata_init(void)
 956 {
 957         return pci_register_driver(&pdc_ata_pci_driver);
 958 }
 959
 960
 961 static void __exit pdc_ata_exit(void)
 962 {
 963         pci_unregister_driver(&pdc_ata_pci_driver);
 964 }
 965
 966
 967 MODULE_AUTHOR("Jeff Garzik");
 968 MODULE_DESCRIPTION("Promise ATA TX2/TX4/TX4000 low-level driver");
 969 MODULE_LICENSE("GPL");
 970 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
 971 MODULE_VERSION(DRV_VERSION);
 972
 973 module_init(pdc_ata_init);
 974 module_exit(pdc_ata_exit);