drivers/ide/pci/it821x.c

   1
   2 /*
   3  * linux/drivers/ide/pci/it821x.c               Version 0.10    Mar 10 2007
   4  *
   5  * Copyright (C) 2004           Red Hat <alan@redhat.com>
   6  * Copyright (C) 2007           Bartlomiej Zolnierkiewicz
   7  *
   8  *  May be copied or modified under the terms of the GNU General Public License
   9  *  Based in part on the ITE vendor provided SCSI driver.
  10  *
  11  *  Documentation available from
  12  *      http://www.ite.com.tw/pc/IT8212F_V04.pdf
  13  *  Some other documents are NDA.
  14  *
  15  *  The ITE8212 isn't exactly a standard IDE controller. It has two
  16  *  modes. In pass through mode then it is an IDE controller. In its smart
  17  *  mode its actually quite a capable hardware raid controller disguised
  18  *  as an IDE controller. Smart mode only understands DMA read/write and
  19  *  identify, none of the fancier commands apply. The IT8211 is identical
  20  *  in other respects but lacks the raid mode.
  21  *
  22  *  Errata:
  23  *  o   Rev 0x10 also requires master/slave hold the same DMA timings and
  24  *      cannot do ATAPI MWDMA.
  25  *  o   The identify data for raid volumes lacks CHS info (technically ok)
  26  *      but also fails to set the LBA28 and other bits. We fix these in
  27  *      the IDE probe quirk code.
  28  *  o   If you write LBA48 sized I/O's (ie > 256 sector) in smart mode
  29  *      raid then the controller firmware dies
  30  *  o   Smart mode without RAID doesn't clear all the necessary identify
  31  *      bits to reduce the command set to the one used
  32  *
  33  *  This has a few impacts on the driver
  34  *  - In pass through mode we do all the work you would expect
  35  *  - In smart mode the clocking set up is done by the controller generally
  36  *    but we must watch the other limits and filter.
  37  *  - There are a few extra vendor commands that actually talk to the
  38  *    controller but only work PIO with no IRQ.
  39  *
  40  *  Vendor areas of the identify block in smart mode are used for the
  41  *  timing and policy set up. Each HDD in raid mode also has a serial
  42  *  block on the disk. The hardware extra commands are get/set chip status,
  43  *  rebuild, get rebuild status.
  44  *
  45  *  In Linux the driver supports pass through mode as if the device was
  46  *  just another IDE controller. If the smart mode is running then
  47  *  volumes are managed by the controller firmware and each IDE "disk"
  48  *  is a raid volume. Even more cute - the controller can do automated
  49  *  hotplug and rebuild.
  50  *
  51  *  The pass through controller itself is a little demented. It has a
  52  *  flaw that it has a single set of PIO/MWDMA timings per channel so
  53  *  non UDMA devices restrict each others performance. It also has a
  54  *  single clock source per channel so mixed UDMA100/133 performance
  55  *  isn't perfect and we have to pick a clock. Thankfully none of this
  56  *  matters in smart mode. ATAPI DMA is not currently supported.
  57  *
  58  *  It seems the smart mode is a win for RAID1/RAID10 but otherwise not.
  59  *
  60  *  TODO
  61  *      -       ATAPI UDMA is ok but not MWDMA it seems
  62  *      -       RAID configuration ioctls
  63  *      -       Move to libata once it grows up
  64  */
  65
  66 #include <linux/types.h>
  67 #include <linux/module.h>
  68 #include <linux/pci.h>
  69 #include <linux/delay.h>
  70 #include <linux/hdreg.h>
  71 #include <linux/ide.h>
  72 #include <linux/init.h>
  73
  74 #include <asm/io.h>
  75
  76 struct it821x_dev
  77 {
  78         unsigned int smart:1,           /* Are we in smart raid mode */
  79                 timing10:1;             /* Rev 0x10 */
  80         u8      clock_mode;             /* 0, ATA_50 or ATA_66 */
  81         u8      want[2][2];             /* Mode/Pri log for master slave */
  82         /* We need these for switching the clock when DMA goes on/off
  83            The high byte is the 66Mhz timing */
  84         u16     pio[2];                 /* Cached PIO values */
  85         u16     mwdma[2];               /* Cached MWDMA values */
  86         u16     udma[2];                /* Cached UDMA values (per drive) */
  87 };
  88
  89 #define ATA_66          0
  90 #define ATA_50          1
  91 #define ATA_ANY         2
  92
  93 #define UDMA_OFF        0
  94 #define MWDMA_OFF       0
  95
  96 /*
  97  *      We allow users to force the card into non raid mode without
  98  *      flashing the alternative BIOS. This is also neccessary right now
  99  *      for embedded platforms that cannot run a PC BIOS but are using this
 100  *      device.
 101  */
 102
 103 static int it8212_noraid;
 104
 105 /**
 106  *      it821x_program  -       program the PIO/MWDMA registers
 107  *      @drive: drive to tune
 108  *      @timing: timing info
 109  *
 110  *      Program the PIO/MWDMA timing for this channel according to the
 111  *      current clock.
 112  */
 113
 114 static void it821x_program(ide_drive_t *drive, u16 timing)
 115 {
 116         ide_hwif_t *hwif        = drive->hwif;
 117         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 118         int channel = hwif->channel;
 119         u8 conf;
 120
 121         /* Program PIO/MWDMA timing bits */
 122         if(itdev->clock_mode == ATA_66)
 123                 conf = timing >> 8;
 124         else
 125                 conf = timing & 0xFF;
 126         pci_write_config_byte(hwif->pci_dev, 0x54 + 4 * channel, conf);
 127 }
 128
 129 /**
 130  *      it821x_program_udma     -       program the UDMA registers
 131  *      @drive: drive to tune
 132  *      @timing: timing info
 133  *
 134  *      Program the UDMA timing for this drive according to the
 135  *      current clock.
 136  */
 137
 138 static void it821x_program_udma(ide_drive_t *drive, u16 timing)
 139 {
 140         ide_hwif_t *hwif        = drive->hwif;
 141         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 142         int channel = hwif->channel;
 143         int unit = drive->select.b.unit;
 144         u8 conf;
 145
 146         /* Program UDMA timing bits */
 147         if(itdev->clock_mode == ATA_66)
 148                 conf = timing >> 8;
 149         else
 150                 conf = timing & 0xFF;
 151         if(itdev->timing10 == 0)
 152                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel + unit, conf);
 153         else {
 154                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel, conf);
 155                 pci_write_config_byte(hwif->pci_dev, 0x56 + 4 * channel + 1, conf);
 156         }
 157 }
 158
 159 /**
 160  *      it821x_clock_strategy
 161  *      @drive: drive to set up
 162  *
 163  *      Select between the 50 and 66Mhz base clocks to get the best
 164  *      results for this interface.
 165  */
 166
 167 static void it821x_clock_strategy(ide_drive_t *drive)
 168 {
 169         ide_hwif_t *hwif = drive->hwif;
 170         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 171
 172         u8 unit = drive->select.b.unit;
 173         ide_drive_t *pair = &hwif->drives[1-unit];
 174
 175         int clock, altclock;
 176         u8 v;
 177         int sel = 0;
 178
 179         if(itdev->want[0][0] > itdev->want[1][0]) {
 180                 clock = itdev->want[0][1];
 181                 altclock = itdev->want[1][1];
 182         } else {
 183                 clock = itdev->want[1][1];
 184                 altclock = itdev->want[0][1];
 185         }
 186
 187         /*
 188          * if both clocks can be used for the mode with the higher priority
 189          * use the clock needed by the mode with the lower priority
 190          */
 191         if (clock == ATA_ANY)
 192                 clock = altclock;
 193
 194         /* Nobody cares - keep the same clock */
 195         if(clock == ATA_ANY)
 196                 return;
 197         /* No change */
 198         if(clock == itdev->clock_mode)
 199                 return;
 200
 201         /* Load this into the controller ? */
 202         if(clock == ATA_66)
 203                 itdev->clock_mode = ATA_66;
 204         else {
 205                 itdev->clock_mode = ATA_50;
 206                 sel = 1;
 207         }
 208         pci_read_config_byte(hwif->pci_dev, 0x50, &v);
 209         v &= ~(1 << (1 + hwif->channel));
 210         v |= sel << (1 + hwif->channel);
 211         pci_write_config_byte(hwif->pci_dev, 0x50, v);
 212
 213         /*
 214          *      Reprogram the UDMA/PIO of the pair drive for the switch
 215          *      MWDMA will be dealt with by the dma switcher
 216          */
 217         if(pair && itdev->udma[1-unit] != UDMA_OFF) {
 218                 it821x_program_udma(pair, itdev->udma[1-unit]);
 219                 it821x_program(pair, itdev->pio[1-unit]);
 220         }
 221         /*
 222          *      Reprogram the UDMA/PIO of our drive for the switch.
 223          *      MWDMA will be dealt with by the dma switcher
 224          */
 225         if(itdev->udma[unit] != UDMA_OFF) {
 226                 it821x_program_udma(drive, itdev->udma[unit]);
 227                 it821x_program(drive, itdev->pio[unit]);
 228         }
 229 }
 230
 231 /**
 232  *      it821x_tunepio  -       tune a drive
 233  *      @drive: drive to tune
 234  *      @pio: the desired PIO mode
 235  *
 236  *      Try to tune the drive/host to the desired PIO mode taking into
 237  *      the consideration the maximum PIO mode supported by the other
 238  *      device on the cable.
 239  */
 240
 241 static int it821x_tunepio(ide_drive_t *drive, u8 set_pio)
 242 {
 243         ide_hwif_t *hwif        = drive->hwif;
 244         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 245         int unit = drive->select.b.unit;
 246         ide_drive_t *pair = &hwif->drives[1 - unit];
 247
 248         /* Spec says 89 ref driver uses 88 */
 249         static u16 pio[]        = { 0xAA88, 0xA382, 0xA181, 0x3332, 0x3121 };
 250         static u8 pio_want[]    = { ATA_66, ATA_66, ATA_66, ATA_66, ATA_ANY };
 251
 252         /*
 253          * Compute the best PIO mode we can for a given device. We must
 254          * pick a speed that does not cause problems with the other device
 255          * on the cable.
 256          */
 257         if (pair) {
 258                 u8 pair_pio = ide_get_best_pio_mode(pair, 255, 4, NULL);
 259                 /* trim PIO to the slowest of the master/slave */
 260                 if (pair_pio < set_pio)
 261                         set_pio = pair_pio;
 262         }
 263
 264         if (itdev->smart)
 265                 goto set_drive_speed;
 266
 267         /* We prefer 66Mhz clock for PIO 0-3, don't care for PIO4 */
 268         itdev->want[unit][1] = pio_want[set_pio];
 269         itdev->want[unit][0] = 1;       /* PIO is lowest priority */
 270         itdev->pio[unit] = pio[set_pio];
 271         it821x_clock_strategy(drive);
 272         it821x_program(drive, itdev->pio[unit]);
 273
 274 set_drive_speed:
 275         return ide_config_drive_speed(drive, XFER_PIO_0 + set_pio);
 276 }
 277
 278 static void it821x_tuneproc(ide_drive_t *drive, u8 pio)
 279 {
 280         pio = ide_get_best_pio_mode(drive, pio, 4, NULL);
 281         (void)it821x_tunepio(drive, pio);
 282 }
 283
 284 /**
 285  *      it821x_tune_mwdma       -       tune a channel for MWDMA
 286  *      @drive: drive to set up
 287  *      @mode_wanted: the target operating mode
 288  *
 289  *      Load the timing settings for this device mode into the
 290  *      controller when doing MWDMA in pass through mode. The caller
 291  *      must manage the whole lack of per device MWDMA/PIO timings and
 292  *      the shared MWDMA/PIO timing register.
 293  */
 294
 295 static void it821x_tune_mwdma (ide_drive_t *drive, byte mode_wanted)
 296 {
 297         ide_hwif_t *hwif        = drive->hwif;
 298         struct it821x_dev *itdev = (void *)ide_get_hwifdata(hwif);
 299         int unit = drive->select.b.unit;
 300         int channel = hwif->channel;
 301         u8 conf;
 302
 303         static u16 dma[]        = { 0x8866, 0x3222, 0x3121 };
 304         static u8 mwdma_want[]  = { ATA_ANY, ATA_66, ATA_ANY };
 305
 306         itdev->want[unit][1] = mwdma_want[mode_wanted];
 307         itdev->want[unit][0] = 2;       /* MWDMA is low priority */
 308         itdev->mwdma[unit] = dma[mode_wanted];
 309         itdev->udma[unit] = UDMA_OFF;
 310
 311         /* UDMA bits off - Revision 0x10 do them in pairs */
 312         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 313         if(itdev->timing10)
 314                 conf |= channel ? 0x60: 0x18;
 315         else
 316                 conf |= 1 << (3 + 2 * channel + unit);
 317         pci_write_config_byte(hwif->pci_dev, 0x50, conf);
 318
 319         it821x_clock_strategy(drive);
 320         /* FIXME: do we need to program this ? */
 321         /* it821x_program(drive, itdev->mwdma[unit]); */
 322 }
 323
 324 /**
 325  *      it821x_tune_udma        -       tune a channel for UDMA
 326  *      @drive: drive to set up
 327  *      @mode_wanted: the target operating mode
 328  *
 329  *      Load the timing settings for this device mode into the
 330  *      controller when doing UDMA modes in pass through.
 331  */
 332
 333 static void it821x_tune_udma (ide_drive_t *drive, byte mode_wanted)
 334 {
 335         ide_hwif_t *hwif        = drive->hwif;
 336         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 337         int unit = drive->select.b.unit;
 338         int channel = hwif->channel;
 339         u8 conf;
 340
 341         static u16 udma[]       = { 0x4433, 0x4231, 0x3121, 0x2121, 0x1111, 0x2211, 0x1111 };
 342         static u8 udma_want[]   = { ATA_ANY, ATA_50, ATA_ANY, ATA_66, ATA_66, ATA_50, ATA_66 };
 343
 344         itdev->want[unit][1] = udma_want[mode_wanted];
 345         itdev->want[unit][0] = 3;       /* UDMA is high priority */
 346         itdev->mwdma[unit] = MWDMA_OFF;
 347         itdev->udma[unit] = udma[mode_wanted];
 348         if(mode_wanted >= 5)
 349                 itdev->udma[unit] |= 0x8080;    /* UDMA 5/6 select on */
 350
 351         /* UDMA on. Again revision 0x10 must do the pair */
 352         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 353         if(itdev->timing10)
 354                 conf &= channel ? 0x9F: 0xE7;
 355         else
 356                 conf &= ~ (1 << (3 + 2 * channel + unit));
 357         pci_write_config_byte(hwif->pci_dev, 0x50, conf);
 358
 359         it821x_clock_strategy(drive);
 360         it821x_program_udma(drive, itdev->udma[unit]);
 361
 362 }
 363
 364 /**
 365  *      it821x_dma_read -       DMA hook
 366  *      @drive: drive for DMA
 367  *
 368  *      The IT821x has a single timing register for MWDMA and for PIO
 369  *      operations. As we flip back and forth we have to reload the
 370  *      clock. In addition the rev 0x10 device only works if the same
 371  *      timing value is loaded into the master and slave UDMA clock
 372  *      so we must also reload that.
 373  *
 374  *      FIXME: we could figure out in advance if we need to do reloads
 375  */
 376
 377 static void it821x_dma_start(ide_drive_t *drive)
 378 {
 379         ide_hwif_t *hwif = drive->hwif;
 380         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 381         int unit = drive->select.b.unit;
 382         if(itdev->mwdma[unit] != MWDMA_OFF)
 383                 it821x_program(drive, itdev->mwdma[unit]);
 384         else if(itdev->udma[unit] != UDMA_OFF && itdev->timing10)
 385                 it821x_program_udma(drive, itdev->udma[unit]);
 386         ide_dma_start(drive);
 387 }
 388
 389 /**
 390  *      it821x_dma_write        -       DMA hook
 391  *      @drive: drive for DMA stop
 392  *
 393  *      The IT821x has a single timing register for MWDMA and for PIO
 394  *      operations. As we flip back and forth we have to reload the
 395  *      clock.
 396  */
 397
 398 static int it821x_dma_end(ide_drive_t *drive)
 399 {
 400         ide_hwif_t *hwif = drive->hwif;
 401         int unit = drive->select.b.unit;
 402         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 403         int ret = __ide_dma_end(drive);
 404         if(itdev->mwdma[unit] != MWDMA_OFF)
 405                 it821x_program(drive, itdev->pio[unit]);
 406         return ret;
 407 }
 408
 409
 410 /**
 411  *      it821x_tune_chipset     -       set controller timings
 412  *      @drive: Drive to set up
 413  *      @xferspeed: speed we want to achieve
 414  *
 415  *      Tune the ITE chipset for the desired mode. If we can't achieve
 416  *      the desired mode then tune for a lower one, but ultimately
 417  *      make the thing work.
 418  */
 419
 420 static int it821x_tune_chipset (ide_drive_t *drive, byte xferspeed)
 421 {
 422
 423         ide_hwif_t *hwif        = drive->hwif;
 424         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 425         u8 speed                = ide_rate_filter(drive, xferspeed);
 426
 427         switch (speed) {
 428         case XFER_PIO_4:
 429         case XFER_PIO_3:
 430         case XFER_PIO_2:
 431         case XFER_PIO_1:
 432         case XFER_PIO_0:
 433                 return it821x_tunepio(drive, speed - XFER_PIO_0);
 434         }
 435
 436         if (itdev->smart == 0) {
 437                 switch (speed) {
 438                         /* MWDMA tuning is really hard because our MWDMA and PIO
 439                            timings are kept in the same place. We can switch in the
 440                            host dma on/off callbacks */
 441                         case XFER_MW_DMA_2:
 442                         case XFER_MW_DMA_1:
 443                         case XFER_MW_DMA_0:
 444                                 it821x_tune_mwdma(drive, (speed - XFER_MW_DMA_0));
 445                                 break;
 446                         case XFER_UDMA_6:
 447                         case XFER_UDMA_5:
 448                         case XFER_UDMA_4:
 449                         case XFER_UDMA_3:
 450                         case XFER_UDMA_2:
 451                         case XFER_UDMA_1:
 452                         case XFER_UDMA_0:
 453                                 it821x_tune_udma(drive, (speed - XFER_UDMA_0));
 454                                 break;
 455                         default:
 456                                 return 1;
 457                 }
 458         }
 459         /*
 460          *      In smart mode the clocking is done by the host controller
 461          *      snooping the mode we picked. The rest of it is not our problem
 462          */
 463         return ide_config_drive_speed(drive, speed);
 464 }
 465
 466 /**
 467  *      config_chipset_for_dma  -       configure for DMA
 468  *      @drive: drive to configure
 469  *
 470  *      Called by the IDE layer when it wants the timings set up.
 471  */
 472
 473 static int config_chipset_for_dma (ide_drive_t *drive)
 474 {
 475         u8 speed = ide_max_dma_mode(drive);
 476
 477         if (speed == 0)
 478                 return 0;
 479
 480         it821x_tune_chipset(drive, speed);
 481
 482         return ide_dma_enable(drive);
 483 }
 484
 485 /**
 486  *      it821x_configure_drive_for_dma  -       set up for DMA transfers
 487  *      @drive: drive we are going to set up
 488  *
 489  *      Set up the drive for DMA, tune the controller and drive as
 490  *      required. If the drive isn't suitable for DMA or we hit
 491  *      other problems then we will drop down to PIO and set up
 492  *      PIO appropriately
 493  */
 494
 495 static int it821x_config_drive_for_dma (ide_drive_t *drive)
 496 {
 497         if (ide_use_dma(drive) && config_chipset_for_dma(drive))
 498                 return 0;
 499
 500         it821x_tuneproc(drive, 255);
 501
 502         return -1;
 503 }
 504
 505 /**
 506  *      ata66_it821x    -       check for 80 pin cable
 507  *      @hwif: interface to check
 508  *
 509  *      Check for the presence of an ATA66 capable cable on the
 510  *      interface. Problematic as it seems some cards don't have
 511  *      the needed logic onboard.
 512  */
 513
 514 static unsigned int __devinit ata66_it821x(ide_hwif_t *hwif)
 515 {
 516         /* The reference driver also only does disk side */
 517         return 1;
 518 }
 519
 520 /**
 521  *      it821x_fixup    -       post init callback
 522  *      @hwif: interface
 523  *
 524  *      This callback is run after the drives have been probed but
 525  *      before anything gets attached. It allows drivers to do any
 526  *      final tuning that is needed, or fixups to work around bugs.
 527  */
 528
 529 static void __devinit it821x_fixups(ide_hwif_t *hwif)
 530 {
 531         struct it821x_dev *itdev = ide_get_hwifdata(hwif);
 532         int i;
 533
 534         if(!itdev->smart) {
 535                 /*
 536                  *      If we are in pass through mode then not much
 537                  *      needs to be done, but we do bother to clear the
 538                  *      IRQ mask as we may well be in PIO (eg rev 0x10)
 539                  *      for now and we know unmasking is safe on this chipset.
 540                  */
 541                 for (i = 0; i < 2; i++) {
 542                         ide_drive_t *drive = &hwif->drives[i];
 543                         if(drive->present)
 544                                 drive->unmask = 1;
 545                 }
 546                 return;
 547         }
 548         /*
 549          *      Perform fixups on smart mode. We need to "lose" some
 550          *      capabilities the firmware lacks but does not filter, and
 551          *      also patch up some capability bits that it forgets to set
 552          *      in RAID mode.
 553          */
 554
 555         for(i = 0; i < 2; i++) {
 556                 ide_drive_t *drive = &hwif->drives[i];
 557                 struct hd_driveid *id;
 558                 u16 *idbits;
 559
 560                 if(!drive->present)
 561                         continue;
 562                 id = drive->id;
 563                 idbits = (u16 *)drive->id;
 564
 565                 /* Check for RAID v native */
 566                 if(strstr(id->model, "Integrated Technology Express")) {
 567                         /* In raid mode the ident block is slightly buggy
 568                            We need to set the bits so that the IDE layer knows
 569                            LBA28. LBA48 and DMA ar valid */
 570                         id->capability |= 3;            /* LBA28, DMA */
 571                         id->command_set_2 |= 0x0400;    /* LBA48 valid */
 572                         id->cfs_enable_2 |= 0x0400;     /* LBA48 on */
 573                         /* Reporting logic */
 574                         printk(KERN_INFO "%s: IT8212 %sRAID %d volume",
 575                                 drive->name,
 576                                 idbits[147] ? "Bootable ":"",
 577                                 idbits[129]);
 578                                 if(idbits[129] != 1)
 579                                         printk("(%dK stripe)", idbits[146]);
 580                                 printk(".\n");
 581                         /* Now the core code will have wrongly decided no DMA
 582                            so we need to fix this */
 583                         hwif->dma_off_quietly(drive);
 584 #ifdef CONFIG_IDEDMA_ONLYDISK
 585                         if (drive->media == ide_disk)
 586 #endif
 587                                 ide_set_dma(drive);
 588                 } else {
 589                         /* Non RAID volume. Fixups to stop the core code
 590                            doing unsupported things */
 591                         id->field_valid &= 1;
 592                         id->queue_depth = 0;
 593                         id->command_set_1 = 0;
 594                         id->command_set_2 &= 0xC400;
 595                         id->cfsse &= 0xC000;
 596                         id->cfs_enable_1 = 0;
 597                         id->cfs_enable_2 &= 0xC400;
 598                         id->csf_default &= 0xC000;
 599                         id->word127 = 0;
 600                         id->dlf = 0;
 601                         id->csfo = 0;
 602                         id->cfa_power = 0;
 603                         printk(KERN_INFO "%s: Performing identify fixups.\n",
 604                                 drive->name);
 605                 }
 606         }
 607
 608 }
 609
 610 /**
 611  *      init_hwif_it821x        -       set up hwif structs
 612  *      @hwif: interface to set up
 613  *
 614  *      We do the basic set up of the interface structure. The IT8212
 615  *      requires several custom handlers so we override the default
 616  *      ide DMA handlers appropriately
 617  */
 618
 619 static void __devinit init_hwif_it821x(ide_hwif_t *hwif)
 620 {
 621         struct it821x_dev *idev = kzalloc(sizeof(struct it821x_dev), GFP_KERNEL);
 622         u8 conf;
 623
 624         if(idev == NULL) {
 625                 printk(KERN_ERR "it821x: out of memory, falling back to legacy behaviour.\n");
 626                 goto fallback;
 627         }
 628         ide_set_hwifdata(hwif, idev);
 629
 630         hwif->atapi_dma = 1;
 631
 632         pci_read_config_byte(hwif->pci_dev, 0x50, &conf);
 633         if(conf & 1) {
 634                 idev->smart = 1;
 635                 hwif->atapi_dma = 0;
 636                 /* Long I/O's although allowed in LBA48 space cause the
 637                    onboard firmware to enter the twighlight zone */
 638                 hwif->rqsize = 256;
 639         }
 640
 641         /* Pull the current clocks from 0x50 also */
 642         if (conf & (1 << (1 + hwif->channel)))
 643                 idev->clock_mode = ATA_50;
 644         else
 645                 idev->clock_mode = ATA_66;
 646
 647         idev->want[0][1] = ATA_ANY;
 648         idev->want[1][1] = ATA_ANY;
 649
 650         /*
 651          *      Not in the docs but according to the reference driver
 652          *      this is neccessary.
 653          */
 654
 655         pci_read_config_byte(hwif->pci_dev, 0x08, &conf);
 656         if(conf == 0x10) {
 657                 idev->timing10 = 1;
 658                 hwif->atapi_dma = 0;
 659                 if(!idev->smart)
 660                         printk(KERN_WARNING "it821x: Revision 0x10, workarounds activated.\n");
 661         }
 662
 663         hwif->speedproc = &it821x_tune_chipset;
 664         hwif->tuneproc  = &it821x_tuneproc;
 665
 666         /* MWDMA/PIO clock switching for pass through mode */
 667         if(!idev->smart) {
 668                 hwif->dma_start = &it821x_dma_start;
 669                 hwif->ide_dma_end = &it821x_dma_end;
 670         }
 671
 672         hwif->drives[0].autotune = 1;
 673         hwif->drives[1].autotune = 1;
 674
 675         if (!hwif->dma_base)
 676                 goto fallback;
 677
 678         hwif->ultra_mask = 0x7f;
 679         hwif->mwdma_mask = 0x07;
 680         hwif->swdma_mask = 0x07;
 681
 682         hwif->ide_dma_check = &it821x_config_drive_for_dma;
 683         if (!(hwif->udma_four))
 684                 hwif->udma_four = ata66_it821x(hwif);
 685
 686         /*
 687          *      The BIOS often doesn't set up DMA on this controller
 688          *      so we always do it.
 689          */
 690
 691         hwif->autodma = 1;
 692         hwif->drives[0].autodma = hwif->autodma;
 693         hwif->drives[1].autodma = hwif->autodma;
 694         return;
 695 fallback:
 696         hwif->autodma = 0;
 697         return;
 698 }
 699
 700 static void __devinit it8212_disable_raid(struct pci_dev *dev)
 701 {
 702         /* Reset local CPU, and set BIOS not ready */
 703         pci_write_config_byte(dev, 0x5E, 0x01);
 704
 705         /* Set to bypass mode, and reset PCI bus */
 706         pci_write_config_byte(dev, 0x50, 0x00);
 707         pci_write_config_word(dev, PCI_COMMAND,
 708                               PCI_COMMAND_PARITY | PCI_COMMAND_IO |
 709                               PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER);
 710         pci_write_config_word(dev, 0x40, 0xA0F3);
 711
 712         pci_write_config_dword(dev,0x4C, 0x02040204);
 713         pci_write_config_byte(dev, 0x42, 0x36);
 714         pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x20);
 715 }
 716
 717 static unsigned int __devinit init_chipset_it821x(struct pci_dev *dev, const char *name)
 718 {
 719         u8 conf;
 720         static char *mode[2] = { "pass through", "smart" };
 721
 722         /* Force the card into bypass mode if so requested */
 723         if (it8212_noraid) {
 724                 printk(KERN_INFO "it8212: forcing bypass mode.\n");
 725                 it8212_disable_raid(dev);
 726         }
 727         pci_read_config_byte(dev, 0x50, &conf);
 728         printk(KERN_INFO "it821x: controller in %s mode.\n", mode[conf & 1]);
 729         return 0;
 730 }
 731
 732
 733 #define DECLARE_ITE_DEV(name_str)                       \
 734         {                                               \
 735                 .name           = name_str,             \
 736                 .init_chipset   = init_chipset_it821x,  \
 737                 .init_hwif      = init_hwif_it821x,     \
 738                 .channels       = 2,                    \
 739                 .autodma        = AUTODMA,              \
 740                 .bootable       = ON_BOARD,             \
 741                 .fixup          = it821x_fixups         \
 742         }
 743
 744 static ide_pci_device_t it821x_chipsets[] __devinitdata = {
 745         /* 0 */ DECLARE_ITE_DEV("IT8212"),
 746 };
 747
 748 /**
 749  *      it821x_init_one -       pci layer discovery entry
 750  *      @dev: PCI device
 751  *      @id: ident table entry
 752  *
 753  *      Called by the PCI code when it finds an ITE821x controller.
 754  *      We then use the IDE PCI generic helper to do most of the work.
 755  */
 756
 757 static int __devinit it821x_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 758 {
 759         ide_setup_pci_device(dev, &it821x_chipsets[id->driver_data]);
 760         return 0;
 761 }
 762
 763 static struct pci_device_id it821x_pci_tbl[] = {
 764         { PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_8211,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 765         { PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_8212,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 766         { 0, },
 767 };
 768
 769 MODULE_DEVICE_TABLE(pci, it821x_pci_tbl);
 770
 771 static struct pci_driver driver = {
 772         .name           = "ITE821x IDE",
 773         .id_table       = it821x_pci_tbl,
 774         .probe          = it821x_init_one,
 775 };
 776
 777 static int __init it821x_ide_init(void)
 778 {
 779         return ide_pci_register_driver(&driver);
 780 }
 781
 782 module_init(it821x_ide_init);
 783
 784 module_param_named(noraid, it8212_noraid, int, S_IRUGO);
 785 MODULE_PARM_DESC(it8212_noraid, "Force card into bypass mode");
 786
 787 MODULE_AUTHOR("Alan Cox");
 788 MODULE_DESCRIPTION("PCI driver module for the ITE 821x");
 789 MODULE_LICENSE("GPL");