git.rot13.org Git - linux/blob - drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/ptp_clock_kernel.h>
  40 #include <linux/crash_dump.h>
  41 #include <linux/mlx5/driver.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/cq.h>
  44 #include <linux/mlx5/port.h>
  45 #include <linux/mlx5/vport.h>
  46 #include <linux/mlx5/transobj.h>
  47 #include <linux/mlx5/fs.h>
  48 #include <linux/rhashtable.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/net_dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/fs.h"
  57
  58 extern const struct net_device_ops mlx5e_netdev_ops;
  59 struct page_pool;
  60
  61 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  62 #define MLX5E_METADATA_ETHER_LEN 8
  63
  64 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
  65
  66 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  67
  68 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  69 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  70
  71 #define MLX5E_MAX_PRIORITY      8
  72 #define MLX5E_MAX_DSCP          64
  73 #define MLX5E_MAX_NUM_TC        8
  74
  75 #define MLX5_RX_HEADROOM NET_SKB_PAD
  76 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  77                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  78
  79 #define MLX5E_RX_MAX_HEAD (256)
  80
  81 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  82         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  83 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  84         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  85 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  86         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  87
  88 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  89 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  90                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  91 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
  92
  93 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
  94 #define MLX5E_REQUIRED_WQE_MTTS         (ALIGN(MLX5_MPWRQ_PAGES_PER_WQE, 8))
  95 #define MLX5E_LOG_ALIGNED_MPWQE_PPW     (ilog2(MLX5E_REQUIRED_WQE_MTTS))
  96 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
  97 #define MLX5E_MAX_RQ_NUM_MTTS   \
  98         ((1 << 16) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
  99 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 100 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 101                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 102 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 103         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 104          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 105
 106 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 107 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 108         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 109
 110 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 111 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 112 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 113
 114 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 115 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 116 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 117                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 118
 119 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 120
 121 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
 122 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 123 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 124
 125 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 126 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 127 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 128 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 129 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 130 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 131 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 132 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 133
 134 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
 135 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
 136 #define MLX5E_MIN_NUM_CHANNELS         0x1
 137 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE >> 1)
 138 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
 139 #define MLX5E_TX_CQ_POLL_BUDGET        128
 140 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 141
 142 #define MLX5E_UMR_WQE_INLINE_SZ \
 143         (sizeof(struct mlx5e_umr_wqe) + \
 144          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 145                MLX5_UMR_MTT_ALIGNMENT))
 146 #define MLX5E_UMR_WQEBBS \
 147         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 148
 149 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 150
 151 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 152 do {                                                            \
 153         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 154                 netdev_warn(priv->netdev, format,               \
 155                             ##__VA_ARGS__);                     \
 156 } while (0)
 157
 158
 159 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 160 {
 161         switch (wq_type) {
 162         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 163                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 164                              wq_size / 2);
 165         default:
 166                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 167                              wq_size / 2);
 168         }
 169 }
 170
 171 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 172 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 173 {
 174         return is_kdump_kernel() ?
 175                 MLX5E_MIN_NUM_CHANNELS :
 176                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 177 }
 178
 179 /* Use this function to get max num channels after netdev was created */
 180 static inline int mlx5e_get_netdev_max_channels(struct net_device *netdev)
 181 {
 182         return min_t(unsigned int, netdev->num_rx_queues,
 183                      netdev->num_tx_queues);
 184 }
 185
 186 struct mlx5e_tx_wqe {
 187         struct mlx5_wqe_ctrl_seg ctrl;
 188         struct mlx5_wqe_eth_seg  eth;
 189         struct mlx5_wqe_data_seg data[0];
 190 };
 191
 192 struct mlx5e_rx_wqe_ll {
 193         struct mlx5_wqe_srq_next_seg  next;
 194         struct mlx5_wqe_data_seg      data[0];
 195 };
 196
 197 struct mlx5e_rx_wqe_cyc {
 198         struct mlx5_wqe_data_seg      data[0];
 199 };
 200
 201 struct mlx5e_umr_wqe {
 202         struct mlx5_wqe_ctrl_seg       ctrl;
 203         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 204         struct mlx5_mkey_seg           mkc;
 205         struct mlx5_mtt                inline_mtts[0];
 206 };
 207
 208 extern const char mlx5e_self_tests[][ETH_GSTRING_LEN];
 209
 210 enum mlx5e_priv_flag {
 211         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 212         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 213         MLX5E_PFLAG_RX_CQE_COMPRESS,
 214         MLX5E_PFLAG_RX_STRIDING_RQ,
 215         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 216         MLX5E_PFLAG_XDP_TX_MPWQE,
 217         MLX5E_NUM_PFLAGS, /* Keep last */
 218 };
 219
 220 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 221         do {                                                    \
 222                 if (enable)                                     \
 223                         (params)->pflags |= BIT(pflag);         \
 224                 else                                            \
 225                         (params)->pflags &= ~(BIT(pflag));      \
 226         } while (0)
 227
 228 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 229
 230 #ifdef CONFIG_MLX5_CORE_EN_DCB
 231 #define MLX5E_MAX_BW_ALLOC 100 /* Max percentage of BW allocation */
 232 #endif
 233
 234 struct mlx5e_params {
 235         u8  log_sq_size;
 236         u8  rq_wq_type;
 237         u8  log_rq_mtu_frames;
 238         u16 num_channels;
 239         u8  num_tc;
 240         bool rx_cqe_compress_def;
 241         struct net_dim_cq_moder rx_cq_moderation;
 242         struct net_dim_cq_moder tx_cq_moderation;
 243         bool lro_en;
 244         u32 lro_wqe_sz;
 245         u8  tx_min_inline_mode;
 246         bool vlan_strip_disable;
 247         bool scatter_fcs_en;
 248         bool rx_dim_enabled;
 249         bool tx_dim_enabled;
 250         u32 lro_timeout;
 251         u32 pflags;
 252         struct bpf_prog *xdp_prog;
 253         unsigned int sw_mtu;
 254         int hard_mtu;
 255 };
 256
 257 #ifdef CONFIG_MLX5_CORE_EN_DCB
 258 struct mlx5e_cee_config {
 259         /* bw pct for priority group */
 260         u8                         pg_bw_pct[CEE_DCBX_MAX_PGS];
 261         u8                         prio_to_pg_map[CEE_DCBX_MAX_PRIO];
 262         bool                       pfc_setting[CEE_DCBX_MAX_PRIO];
 263         bool                       pfc_enable;
 264 };
 265
 266 enum {
 267         MLX5_DCB_CHG_RESET,
 268         MLX5_DCB_NO_CHG,
 269         MLX5_DCB_CHG_NO_RESET,
 270 };
 271
 272 struct mlx5e_dcbx {
 273         enum mlx5_dcbx_oper_mode   mode;
 274         struct mlx5e_cee_config    cee_cfg; /* pending configuration */
 275         u8                         dscp_app_cnt;
 276
 277         /* The only setting that cannot be read from FW */
 278         u8                         tc_tsa[IEEE_8021QAZ_MAX_TCS];
 279         u8                         cap;
 280
 281         /* Buffer configuration */
 282         bool                       manual_buffer;
 283         u32                        cable_len;
 284         u32                        xoff;
 285 };
 286
 287 struct mlx5e_dcbx_dp {
 288         u8                         dscp2prio[MLX5E_MAX_DSCP];
 289         u8                         trust_state;
 290 };
 291 #endif
 292
 293 enum {
 294         MLX5E_RQ_STATE_ENABLED,
 295         MLX5E_RQ_STATE_AM,
 296         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 297 };
 298
 299 struct mlx5e_cq {
 300         /* data path - accessed per cqe */
 301         struct mlx5_cqwq           wq;
 302
 303         /* data path - accessed per napi poll */
 304         u16                        event_ctr;
 305         struct napi_struct        *napi;
 306         struct mlx5_core_cq        mcq;
 307         struct mlx5e_channel      *channel;
 308
 309         /* cqe decompression */
 310         struct mlx5_cqe64          title;
 311         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 312         u8                         mini_arr_idx;
 313         u16                        decmprs_left;
 314         u16                        decmprs_wqe_counter;
 315
 316         /* control */
 317         struct mlx5_core_dev      *mdev;
 318         struct mlx5_wq_ctrl        wq_ctrl;
 319 } ____cacheline_aligned_in_smp;
 320
 321 struct mlx5e_tx_wqe_info {
 322         struct sk_buff *skb;
 323         u32 num_bytes;
 324         u8  num_wqebbs;
 325         u8  num_dma;
 326 };
 327
 328 enum mlx5e_dma_map_type {
 329         MLX5E_DMA_MAP_SINGLE,
 330         MLX5E_DMA_MAP_PAGE
 331 };
 332
 333 struct mlx5e_sq_dma {
 334         dma_addr_t              addr;
 335         u32                     size;
 336         enum mlx5e_dma_map_type type;
 337 };
 338
 339 enum {
 340         MLX5E_SQ_STATE_ENABLED,
 341         MLX5E_SQ_STATE_RECOVERING,
 342         MLX5E_SQ_STATE_IPSEC,
 343         MLX5E_SQ_STATE_AM,
 344         MLX5E_SQ_STATE_TLS,
 345 };
 346
 347 struct mlx5e_sq_wqe_info {
 348         u8  opcode;
 349 };
 350
 351 struct mlx5e_txqsq {
 352         /* data path */
 353
 354         /* dirtied @completion */
 355         u16                        cc;
 356         u32                        dma_fifo_cc;
 357         struct net_dim             dim; /* Adaptive Moderation */
 358
 359         /* dirtied @xmit */
 360         u16                        pc ____cacheline_aligned_in_smp;
 361         u32                        dma_fifo_pc;
 362
 363         struct mlx5e_cq            cq;
 364
 365         /* read only */
 366         struct mlx5_wq_cyc         wq;
 367         u32                        dma_fifo_mask;
 368         struct mlx5e_sq_stats     *stats;
 369         struct {
 370                 struct mlx5e_sq_dma       *dma_fifo;
 371                 struct mlx5e_tx_wqe_info  *wqe_info;
 372         } db;
 373         void __iomem              *uar_map;
 374         struct netdev_queue       *txq;
 375         u32                        sqn;
 376         u8                         min_inline_mode;
 377         struct device             *pdev;
 378         __be32                     mkey_be;
 379         unsigned long              state;
 380         struct hwtstamp_config    *tstamp;
 381         struct mlx5_clock         *clock;
 382
 383         /* control path */
 384         struct mlx5_wq_ctrl        wq_ctrl;
 385         struct mlx5e_channel      *channel;
 386         int                        txq_ix;
 387         u32                        rate_limit;
 388         struct mlx5e_txqsq_recover {
 389                 struct work_struct         recover_work;
 390                 u64                        last_recover;
 391         } recover;
 392 } ____cacheline_aligned_in_smp;
 393
 394 struct mlx5e_dma_info {
 395         struct page     *page;
 396         dma_addr_t      addr;
 397 };
 398
 399 struct mlx5e_xdp_info {
 400         struct xdp_frame      *xdpf;
 401         dma_addr_t            dma_addr;
 402         struct mlx5e_dma_info di;
 403 };
 404
 405 struct mlx5e_xdp_info_fifo {
 406         struct mlx5e_xdp_info *xi;
 407         u32 *cc;
 408         u32 *pc;
 409         u32 mask;
 410 };
 411
 412 struct mlx5e_xdp_wqe_info {
 413         u8 num_wqebbs;
 414         u8 num_ds;
 415 };
 416
 417 struct mlx5e_xdp_mpwqe {
 418         /* Current MPWQE session */
 419         struct mlx5e_tx_wqe *wqe;
 420         u8                   ds_count;
 421         u8                   max_ds_count;
 422 };
 423
 424 struct mlx5e_xdpsq;
 425 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq*,
 426                                         struct mlx5e_xdp_info*);
 427 struct mlx5e_xdpsq {
 428         /* data path */
 429
 430         /* dirtied @completion */
 431         u32                        xdpi_fifo_cc;
 432         u16                        cc;
 433         bool                       redirect_flush;
 434
 435         /* dirtied @xmit */
 436         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 437         u16                        pc;
 438         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 439         struct mlx5e_xdp_mpwqe     mpwqe;
 440
 441         struct mlx5e_cq            cq;
 442
 443         /* read only */
 444         struct mlx5_wq_cyc         wq;
 445         struct mlx5e_xdpsq_stats  *stats;
 446         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 447         struct {
 448                 struct mlx5e_xdp_wqe_info *wqe_info;
 449                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 450         } db;
 451         void __iomem              *uar_map;
 452         u32                        sqn;
 453         struct device             *pdev;
 454         __be32                     mkey_be;
 455         u8                         min_inline_mode;
 456         unsigned long              state;
 457         unsigned int               hw_mtu;
 458
 459         /* control path */
 460         struct mlx5_wq_ctrl        wq_ctrl;
 461         struct mlx5e_channel      *channel;
 462 } ____cacheline_aligned_in_smp;
 463
 464 struct mlx5e_icosq {
 465         /* data path */
 466
 467         /* dirtied @xmit */
 468         u16                        pc ____cacheline_aligned_in_smp;
 469
 470         struct mlx5e_cq            cq;
 471
 472         /* write@xmit, read@completion */
 473         struct {
 474                 struct mlx5e_sq_wqe_info *ico_wqe;
 475         } db;
 476
 477         /* read only */
 478         struct mlx5_wq_cyc         wq;
 479         void __iomem              *uar_map;
 480         u32                        sqn;
 481         unsigned long              state;
 482
 483         /* control path */
 484         struct mlx5_wq_ctrl        wq_ctrl;
 485         struct mlx5e_channel      *channel;
 486 } ____cacheline_aligned_in_smp;
 487
 488 static inline bool
 489 mlx5e_wqc_has_room_for(struct mlx5_wq_cyc *wq, u16 cc, u16 pc, u16 n)
 490 {
 491         return (mlx5_wq_cyc_ctr2ix(wq, cc - pc) >= n) || (cc == pc);
 492 }
 493
 494 struct mlx5e_wqe_frag_info {
 495         struct mlx5e_dma_info *di;
 496         u32 offset;
 497         bool last_in_page;
 498 };
 499
 500 struct mlx5e_umr_dma_info {
 501         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 502 };
 503
 504 struct mlx5e_mpw_info {
 505         struct mlx5e_umr_dma_info umr;
 506         u16 consumed_strides;
 507         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 508 };
 509
 510 #define MLX5E_MAX_RX_FRAGS 4
 511
 512 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 513  * or a MPWQE (for striding rq).
 514  */
 515 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 516                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 517 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 518 struct mlx5e_page_cache {
 519         u32 head;
 520         u32 tail;
 521         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 522 };
 523
 524 struct mlx5e_rq;
 525 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 526 typedef struct sk_buff *
 527 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 528                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 529 typedef struct sk_buff *
 530 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 531                          struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 532 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 533 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 534
 535 enum mlx5e_rq_flag {
 536         MLX5E_RQ_FLAG_XDP_XMIT = BIT(0),
 537 };
 538
 539 struct mlx5e_rq_frag_info {
 540         int frag_size;
 541         int frag_stride;
 542 };
 543
 544 struct mlx5e_rq_frags_info {
 545         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 546         u8 num_frags;
 547         u8 log_num_frags;
 548         u8 wqe_bulk;
 549 };
 550
 551 struct mlx5e_rq {
 552         /* data path */
 553         union {
 554                 struct {
 555                         struct mlx5_wq_cyc          wq;
 556                         struct mlx5e_wqe_frag_info *frags;
 557                         struct mlx5e_dma_info      *di;
 558                         struct mlx5e_rq_frags_info  info;
 559                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 560                 } wqe;
 561                 struct {
 562                         struct mlx5_wq_ll      wq;
 563                         struct mlx5e_umr_wqe   umr_wqe;
 564                         struct mlx5e_mpw_info *info;
 565                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 566                         u16                    num_strides;
 567                         u8                     log_stride_sz;
 568                         bool                   umr_in_progress;
 569                 } mpwqe;
 570         };
 571         struct {
 572                 u16            headroom;
 573                 u8             map_dir;   /* dma map direction */
 574         } buff;
 575
 576         struct mlx5e_channel  *channel;
 577         struct device         *pdev;
 578         struct net_device     *netdev;
 579         struct mlx5e_rq_stats *stats;
 580         struct mlx5e_cq        cq;
 581         struct mlx5e_page_cache page_cache;
 582         struct hwtstamp_config *tstamp;
 583         struct mlx5_clock      *clock;
 584
 585         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 586         mlx5e_fp_post_rx_wqes  post_wqes;
 587         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 588
 589         unsigned long          state;
 590         int                    ix;
 591         unsigned int           hw_mtu;
 592
 593         struct net_dim         dim; /* Dynamic Interrupt Moderation */
 594
 595         /* XDP */
 596         struct bpf_prog       *xdp_prog;
 597         struct mlx5e_xdpsq     xdpsq;
 598         DECLARE_BITMAP(flags, 8);
 599         struct page_pool      *page_pool;
 600
 601         /* control */
 602         struct mlx5_wq_ctrl    wq_ctrl;
 603         __be32                 mkey_be;
 604         u8                     wq_type;
 605         u32                    rqn;
 606         struct mlx5_core_dev  *mdev;
 607         struct mlx5_core_mkey  umr_mkey;
 608
 609         /* XDP read-mostly */
 610         struct xdp_rxq_info    xdp_rxq;
 611 } ____cacheline_aligned_in_smp;
 612
 613 struct mlx5e_channel {
 614         /* data path */
 615         struct mlx5e_rq            rq;
 616         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 617         struct mlx5e_icosq         icosq;   /* internal control operations */
 618         bool                       xdp;
 619         struct napi_struct         napi;
 620         struct device             *pdev;
 621         struct net_device         *netdev;
 622         __be32                     mkey_be;
 623         u8                         num_tc;
 624
 625         /* XDP_REDIRECT */
 626         struct mlx5e_xdpsq         xdpsq;
 627
 628         /* data path - accessed per napi poll */
 629         struct irq_desc *irq_desc;
 630         struct mlx5e_ch_stats     *stats;
 631
 632         /* control */
 633         struct mlx5e_priv         *priv;
 634         struct mlx5_core_dev      *mdev;
 635         struct hwtstamp_config    *tstamp;
 636         int                        ix;
 637         int                        cpu;
 638 };
 639
 640 struct mlx5e_channels {
 641         struct mlx5e_channel **c;
 642         unsigned int           num;
 643         struct mlx5e_params    params;
 644 };
 645
 646 struct mlx5e_channel_stats {
 647         struct mlx5e_ch_stats ch;
 648         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 649         struct mlx5e_rq_stats rq;
 650         struct mlx5e_xdpsq_stats rq_xdpsq;
 651         struct mlx5e_xdpsq_stats xdpsq;
 652 } ____cacheline_aligned_in_smp;
 653
 654 enum {
 655         MLX5E_STATE_OPENED,
 656         MLX5E_STATE_DESTROYING,
 657 };
 658
 659 struct mlx5e_rqt {
 660         u32              rqtn;
 661         bool             enabled;
 662 };
 663
 664 struct mlx5e_tir {
 665         u32               tirn;
 666         struct mlx5e_rqt  rqt;
 667         struct list_head  list;
 668 };
 669
 670 enum {
 671         MLX5E_TC_PRIO = 0,
 672         MLX5E_NIC_PRIO
 673 };
 674
 675 struct mlx5e_rss_params {
 676         u32     indirection_rqt[MLX5E_INDIR_RQT_SIZE];
 677         u32     rx_hash_fields[MLX5E_NUM_INDIR_TIRS];
 678         u8      toeplitz_hash_key[40];
 679         u8      hfunc;
 680 };
 681
 682 struct mlx5e_priv {
 683         /* priv data path fields - start */
 684         struct mlx5e_txqsq *txq2sq[MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC];
 685         int channel_tc2txq[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
 686 #ifdef CONFIG_MLX5_CORE_EN_DCB
 687         struct mlx5e_dcbx_dp       dcbx_dp;
 688 #endif
 689         /* priv data path fields - end */
 690
 691         u32                        msglevel;
 692         unsigned long              state;
 693         struct mutex               state_lock; /* Protects Interface state */
 694         struct mlx5e_rq            drop_rq;
 695
 696         struct mlx5e_channels      channels;
 697         u32                        tisn[MLX5E_MAX_NUM_TC];
 698         struct mlx5e_rqt           indir_rqt;
 699         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
 700         struct mlx5e_tir           inner_indir_tir[MLX5E_NUM_INDIR_TIRS];
 701         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
 702         struct mlx5e_rss_params    rss_params;
 703         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
 704
 705         struct mlx5e_flow_steering fs;
 706
 707         struct workqueue_struct    *wq;
 708         struct work_struct         update_carrier_work;
 709         struct work_struct         set_rx_mode_work;
 710         struct work_struct         tx_timeout_work;
 711         struct work_struct         update_stats_work;
 712         struct work_struct         monitor_counters_work;
 713         struct mlx5_nb             monitor_counters_nb;
 714
 715         struct mlx5_core_dev      *mdev;
 716         struct net_device         *netdev;
 717         struct mlx5e_stats         stats;
 718         struct mlx5e_channel_stats channel_stats[MLX5E_MAX_NUM_CHANNELS];
 719         u8                         max_opened_tc;
 720         struct hwtstamp_config     tstamp;
 721         u16                        q_counter;
 722         u16                        drop_rq_q_counter;
 723         struct notifier_block      events_nb;
 724
 725 #ifdef CONFIG_MLX5_CORE_EN_DCB
 726         struct mlx5e_dcbx          dcbx;
 727 #endif
 728
 729         const struct mlx5e_profile *profile;
 730         void                      *ppriv;
 731 #ifdef CONFIG_MLX5_EN_IPSEC
 732         struct mlx5e_ipsec        *ipsec;
 733 #endif
 734 #ifdef CONFIG_MLX5_EN_TLS
 735         struct mlx5e_tls          *tls;
 736 #endif
 737 };
 738
 739 struct mlx5e_profile {
 740         int     (*init)(struct mlx5_core_dev *mdev,
 741                         struct net_device *netdev,
 742                         const struct mlx5e_profile *profile, void *ppriv);
 743         void    (*cleanup)(struct mlx5e_priv *priv);
 744         int     (*init_rx)(struct mlx5e_priv *priv);
 745         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 746         int     (*init_tx)(struct mlx5e_priv *priv);
 747         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 748         void    (*enable)(struct mlx5e_priv *priv);
 749         void    (*disable)(struct mlx5e_priv *priv);
 750         void    (*update_stats)(struct mlx5e_priv *priv);
 751         void    (*update_carrier)(struct mlx5e_priv *priv);
 752         struct {
 753                 mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 754                 mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 755         } rx_handlers;
 756         int     max_tc;
 757 };
 758
 759 void mlx5e_build_ptys2ethtool_map(void);
 760
 761 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 762                        struct net_device *sb_dev,
 763                        select_queue_fallback_t fallback);
 764 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev);
 765 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 766                           struct mlx5e_tx_wqe *wqe, u16 pi);
 767
 768 void mlx5e_completion_event(struct mlx5_core_cq *mcq);
 769 void mlx5e_cq_error_event(struct mlx5_core_cq *mcq, enum mlx5_event event);
 770 int mlx5e_napi_poll(struct napi_struct *napi, int budget);
 771 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget);
 772 int mlx5e_poll_rx_cq(struct mlx5e_cq *cq, int budget);
 773 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq);
 774
 775 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
 776 bool mlx5e_striding_rq_possible(struct mlx5_core_dev *mdev,
 777                                 struct mlx5e_params *params);
 778
 779 void mlx5e_page_dma_unmap(struct mlx5e_rq *rq, struct mlx5e_dma_info *dma_info);
 780 void mlx5e_page_release(struct mlx5e_rq *rq, struct mlx5e_dma_info *dma_info,
 781                         bool recycle);
 782 void mlx5e_handle_rx_cqe(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 783 void mlx5e_handle_rx_cqe_mpwrq(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 784 bool mlx5e_post_rx_wqes(struct mlx5e_rq *rq);
 785 bool mlx5e_post_rx_mpwqes(struct mlx5e_rq *rq);
 786 void mlx5e_dealloc_rx_wqe(struct mlx5e_rq *rq, u16 ix);
 787 void mlx5e_dealloc_rx_mpwqe(struct mlx5e_rq *rq, u16 ix);
 788 struct sk_buff *
 789 mlx5e_skb_from_cqe_mpwrq_linear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 790                                 u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 791 struct sk_buff *
 792 mlx5e_skb_from_cqe_mpwrq_nonlinear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 793                                    u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 794 struct sk_buff *
 795 mlx5e_skb_from_cqe_linear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 796                           struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 797 struct sk_buff *
 798 mlx5e_skb_from_cqe_nonlinear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 799                              struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 800
 801 void mlx5e_update_stats(struct mlx5e_priv *priv);
 802 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
 803
 804 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
 805 int mlx5e_self_test_num(struct mlx5e_priv *priv);
 806 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
 807                      u64 *buf);
 808 void mlx5e_set_rx_mode_work(struct work_struct *work);
 809
 810 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
 811 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
 812 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val);
 813
 814 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
 815                           u16 vid);
 816 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
 817                            u16 vid);
 818 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
 819
 820 struct mlx5e_redirect_rqt_param {
 821         bool is_rss;
 822         union {
 823                 u32 rqn; /* Direct RQN (Non-RSS) */
 824                 struct {
 825                         u8 hfunc;
 826                         struct mlx5e_channels *channels;
 827                 } rss; /* RSS data */
 828         };
 829 };
 830
 831 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz,
 832                        struct mlx5e_redirect_rqt_param rrp);
 833 void mlx5e_build_indir_tir_ctx_hash(struct mlx5e_rss_params *rss_params,
 834                                     const struct mlx5e_tirc_config *ttconfig,
 835                                     void *tirc, bool inner);
 836 void mlx5e_modify_tirs_hash(struct mlx5e_priv *priv, void *in, int inlen);
 837 struct mlx5e_tirc_config mlx5e_tirc_get_default_config(enum mlx5e_traffic_types tt);
 838
 839 int mlx5e_open_locked(struct net_device *netdev);
 840 int mlx5e_close_locked(struct net_device *netdev);
 841
 842 int mlx5e_open_channels(struct mlx5e_priv *priv,
 843                         struct mlx5e_channels *chs);
 844 void mlx5e_close_channels(struct mlx5e_channels *chs);
 845
 846 /* Function pointer to be used to modify WH settings while
 847  * switching channels
 848  */
 849 typedef int (*mlx5e_fp_hw_modify)(struct mlx5e_priv *priv);
 850 void mlx5e_switch_priv_channels(struct mlx5e_priv *priv,
 851                                 struct mlx5e_channels *new_chs,
 852                                 mlx5e_fp_hw_modify hw_modify);
 853 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
 854 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
 855
 856 void mlx5e_build_default_indir_rqt(u32 *indirection_rqt, int len,
 857                                    int num_channels);
 858 void mlx5e_set_tx_cq_mode_params(struct mlx5e_params *params,
 859                                  u8 cq_period_mode);
 860 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params,
 861                                  u8 cq_period_mode);
 862 void mlx5e_set_rq_type(struct mlx5_core_dev *mdev, struct mlx5e_params *params);
 863 void mlx5e_init_rq_type_params(struct mlx5_core_dev *mdev,
 864                                struct mlx5e_params *params);
 865
 866 static inline bool mlx5e_tunnel_inner_ft_supported(struct mlx5_core_dev *mdev)
 867 {
 868         return (MLX5_CAP_ETH(mdev, tunnel_stateless_gre) &&
 869                 MLX5_CAP_FLOWTABLE_NIC_RX(mdev, ft_field_support.inner_ip_version));
 870 }
 871
 872 static inline void mlx5e_sq_fetch_wqe(struct mlx5e_txqsq *sq,
 873                                       struct mlx5e_tx_wqe **wqe,
 874                                       u16 *pi)
 875 {
 876         struct mlx5_wq_cyc *wq = &sq->wq;
 877
 878         *pi  = mlx5_wq_cyc_ctr2ix(wq, sq->pc);
 879         *wqe = mlx5_wq_cyc_get_wqe(wq, *pi);
 880         memset(*wqe, 0, sizeof(**wqe));
 881 }
 882
 883 static inline
 884 struct mlx5e_tx_wqe *mlx5e_post_nop(struct mlx5_wq_cyc *wq, u32 sqn, u16 *pc)
 885 {
 886         u16                         pi   = mlx5_wq_cyc_ctr2ix(wq, *pc);
 887         struct mlx5e_tx_wqe        *wqe  = mlx5_wq_cyc_get_wqe(wq, pi);
 888         struct mlx5_wqe_ctrl_seg   *cseg = &wqe->ctrl;
 889
 890         memset(cseg, 0, sizeof(*cseg));
 891
 892         cseg->opmod_idx_opcode = cpu_to_be32((*pc << 8) | MLX5_OPCODE_NOP);
 893         cseg->qpn_ds           = cpu_to_be32((sqn << 8) | 0x01);
 894
 895         (*pc)++;
 896
 897         return wqe;
 898 }
 899
 900 static inline
 901 void mlx5e_notify_hw(struct mlx5_wq_cyc *wq, u16 pc,
 902                      void __iomem *uar_map,
 903                      struct mlx5_wqe_ctrl_seg *ctrl)
 904 {
 905         ctrl->fm_ce_se = MLX5_WQE_CTRL_CQ_UPDATE;
 906         /* ensure wqe is visible to device before updating doorbell record */
 907         dma_wmb();
 908
 909         *wq->db = cpu_to_be32(pc);
 910
 911         /* ensure doorbell record is visible to device before ringing the
 912          * doorbell
 913          */
 914         wmb();
 915
 916         mlx5_write64((__be32 *)ctrl, uar_map, NULL);
 917 }
 918
 919 static inline void mlx5e_cq_arm(struct mlx5e_cq *cq)
 920 {
 921         struct mlx5_core_cq *mcq;
 922
 923         mcq = &cq->mcq;
 924         mlx5_cq_arm(mcq, MLX5_CQ_DB_REQ_NOT, mcq->uar->map, cq->wq.cc);
 925 }
 926
 927 extern const struct ethtool_ops mlx5e_ethtool_ops;
 928 #ifdef CONFIG_MLX5_CORE_EN_DCB
 929 extern const struct dcbnl_rtnl_ops mlx5e_dcbnl_ops;
 930 int mlx5e_dcbnl_ieee_setets_core(struct mlx5e_priv *priv, struct ieee_ets *ets);
 931 void mlx5e_dcbnl_initialize(struct mlx5e_priv *priv);
 932 void mlx5e_dcbnl_init_app(struct mlx5e_priv *priv);
 933 void mlx5e_dcbnl_delete_app(struct mlx5e_priv *priv);
 934 #endif
 935
 936 int mlx5e_create_tir(struct mlx5_core_dev *mdev,
 937                      struct mlx5e_tir *tir, u32 *in, int inlen);
 938 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
 939                        struct mlx5e_tir *tir);
 940 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
 941 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
 942 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb);
 943
 944 /* common netdev helpers */
 945 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
 946 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
 947 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
 948                        struct mlx5e_rq *drop_rq);
 949 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
 950
 951 int mlx5e_create_indirect_rqt(struct mlx5e_priv *priv);
 952
 953 int mlx5e_create_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
 954 void mlx5e_destroy_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
 955
 956 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv);
 957 void mlx5e_destroy_direct_rqts(struct mlx5e_priv *priv);
 958 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv);
 959 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv);
 960 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
 961
 962 int mlx5e_create_tis(struct mlx5_core_dev *mdev, int tc,
 963                      u32 underlay_qpn, u32 *tisn);
 964 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
 965
 966 int mlx5e_create_tises(struct mlx5e_priv *priv);
 967 void mlx5e_update_carrier(struct mlx5e_priv *priv);
 968 int mlx5e_close(struct net_device *netdev);
 969 int mlx5e_open(struct net_device *netdev);
 970 void mlx5e_update_ndo_stats(struct mlx5e_priv *priv);
 971
 972 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
 973 int mlx5e_bits_invert(unsigned long a, int size);
 974
 975 typedef int (*change_hw_mtu_cb)(struct mlx5e_priv *priv);
 976 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
 977 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
 978                      change_hw_mtu_cb set_mtu_cb);
 979
 980 /* ethtool helpers */
 981 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
 982                                struct ethtool_drvinfo *drvinfo);
 983 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
 984                                uint32_t stringset, uint8_t *data);
 985 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
 986 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
 987                                      struct ethtool_stats *stats, u64 *data);
 988 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
 989                                  struct ethtool_ringparam *param);
 990 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
 991                                 struct ethtool_ringparam *param);
 992 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
 993                                 struct ethtool_channels *ch);
 994 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
 995                                struct ethtool_channels *ch);
 996 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
 997                                struct ethtool_coalesce *coal);
 998 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
 999                                struct ethtool_coalesce *coal);
1000 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1001                                      struct ethtool_link_ksettings *link_ksettings);
1002 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1003                                      const struct ethtool_link_ksettings *link_ksettings);
1004 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1005 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1006 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1007                               struct ethtool_ts_info *info);
1008 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1009                                struct ethtool_flash *flash);
1010 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1011                                   struct ethtool_pauseparam *pauseparam);
1012 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1013                                  struct ethtool_pauseparam *pauseparam);
1014
1015 /* mlx5e generic netdev management API */
1016 int mlx5e_netdev_init(struct net_device *netdev,
1017                       struct mlx5e_priv *priv,
1018                       struct mlx5_core_dev *mdev,
1019                       const struct mlx5e_profile *profile,
1020                       void *ppriv);
1021 void mlx5e_netdev_cleanup(struct net_device *netdev, struct mlx5e_priv *priv);
1022 struct net_device*
1023 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile,
1024                     int nch, void *ppriv);
1025 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1026 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1027 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1028 void mlx5e_build_nic_params(struct mlx5_core_dev *mdev,
1029                             struct mlx5e_rss_params *rss_params,
1030                             struct mlx5e_params *params,
1031                             u16 max_channels, u16 mtu);
1032 void mlx5e_build_rq_params(struct mlx5_core_dev *mdev,
1033                            struct mlx5e_params *params);
1034 void mlx5e_build_rss_params(struct mlx5e_rss_params *rss_params,
1035                             u16 num_channels);
1036 u8 mlx5e_params_calculate_tx_min_inline(struct mlx5_core_dev *mdev);
1037 void mlx5e_rx_dim_work(struct work_struct *work);
1038 void mlx5e_tx_dim_work(struct work_struct *work);
1039
1040 void mlx5e_add_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1041 void mlx5e_del_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1042 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1043                                        struct net_device *netdev,
1044                                        netdev_features_t features);
1045 #ifdef CONFIG_MLX5_ESWITCH
1046 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1047 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1048 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1049 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1050 #endif
1051 #endif /* __MLX5_EN_H__ */