drivers/scsi/ata_piix.c

   1 /*
   2  *    ata_piix.c - Intel PATA/SATA controllers
   3  *
   4  *    Maintained by:  Jeff Garzik <jgarzik@pobox.com>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *
   9  *      Copyright 2003-2005 Red Hat Inc
  10  *      Copyright 2003-2005 Jeff Garzik
  11  *
  12  *
  13  *      Copyright header from piix.c:
  14  *
  15  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
  16  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
  17  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
  18  *
  19  *
  20  *  This program is free software; you can redistribute it and/or modify
  21  *  it under the terms of the GNU General Public License as published by
  22  *  the Free Software Foundation; either version 2, or (at your option)
  23  *  any later version.
  24  *
  25  *  This program is distributed in the hope that it will be useful,
  26  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  *  GNU General Public License for more details.
  29  *
  30  *  You should have received a copy of the GNU General Public License
  31  *  along with this program; see the file COPYING.  If not, write to
  32  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  33  *
  34  *
  35  *  libata documentation is available via 'make {ps|pdf}docs',
  36  *  as Documentation/DocBook/libata.*
  37  *
  38  *  Hardware documentation available at http://developer.intel.com/
  39  *
  40  * Documentation
  41  *      Publically available from Intel web site. Errata documentation
  42  * is also publically available. As an aide to anyone hacking on this
  43  * driver the list of errata that are relevant is below.going back to
  44  * PIIX4. Older device documentation is now a bit tricky to find.
  45  *
  46  * The chipsets all follow very much the same design. The orginal Triton
  47  * series chipsets do _not_ support independant device timings, but this
  48  * is fixed in Triton II. With the odd mobile exception the chips then
  49  * change little except in gaining more modes until SATA arrives. This
  50  * driver supports only the chips with independant timing (that is those
  51  * with SITRE and the 0x44 timing register). See pata_oldpiix and pata_mpiix
  52  * for the early chip drivers.
  53  *
  54  * Errata of note:
  55  *
  56  * Unfixable
  57  *      PIIX4    errata #9      - Only on ultra obscure hw
  58  *      ICH3     errata #13     - Not observed to affect real hw
  59  *                                by Intel
  60  *
  61  * Things we must deal with
  62  *      PIIX4   errata #10      - BM IDE hang with non UDMA
  63  *                                (must stop/start dma to recover)
  64  *      440MX   errata #15      - As PIIX4 errata #10
  65  *      PIIX4   errata #15      - Must not read control registers
  66  *                                during a PIO transfer
  67  *      440MX   errata #13      - As PIIX4 errata #15
  68  *      ICH2    errata #21      - DMA mode 0 doesn't work right
  69  *      ICH0/1  errata #55      - As ICH2 errata #21
  70  *      ICH2    spec c #9       - Extra operations needed to handle
  71  *                                drive hotswap [NOT YET SUPPORTED]
  72  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
  73  *                                and must be dword aligned
  74  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
  75  *
  76  * Should have been BIOS fixed:
  77  *      450NX:  errata #19      - DMA hangs on old 450NX
  78  *      450NX:  errata #20      - DMA hangs on old 450NX
  79  *      450NX:  errata #25      - Corruption with DMA on old 450NX
  80  *      ICH3    errata #15      - IDE deadlock under high load
  81  *                                (BIOS must set dev 31 fn 0 bit 23)
  82  *      ICH3    errata #18      - Don't use native mode
  83  */
  84
  85 #include <linux/kernel.h>
  86 #include <linux/module.h>
  87 #include <linux/pci.h>
  88 #include <linux/init.h>
  89 #include <linux/blkdev.h>
  90 #include <linux/delay.h>
  91 #include <linux/device.h>
  92 #include <scsi/scsi_host.h>
  93 #include <linux/libata.h>
  94
  95 #define DRV_NAME        "ata_piix"
  96 #define DRV_VERSION     "1.10"
  97
  98 enum {
  99         PIIX_IOCFG              = 0x54, /* IDE I/O configuration register */
 100         ICH5_PMR                = 0x90, /* port mapping register */
 101         ICH5_PCS                = 0x92, /* port control and status */
 102         PIIX_SCC                = 0x0A, /* sub-class code register */
 103
 104         PIIX_FLAG_IGNORE_PCS    = (1 << 25), /* ignore PCS present bits */
 105         PIIX_FLAG_SCR           = (1 << 26), /* SCR available */
 106         PIIX_FLAG_AHCI          = (1 << 27), /* AHCI possible */
 107         PIIX_FLAG_CHECKINTR     = (1 << 28), /* make sure PCI INTx enabled */
 108         PIIX_FLAG_COMBINED      = (1 << 29), /* combined mode possible */
 109         /* ICH6/7 use different scheme for map value */
 110         PIIX_FLAG_COMBINED_ICH6 = PIIX_FLAG_COMBINED | (1 << 30),
 111
 112         /* combined mode.  if set, PATA is channel 0.
 113          * if clear, PATA is channel 1.
 114          */
 115         PIIX_PORT_ENABLED       = (1 << 0),
 116         PIIX_PORT_PRESENT       = (1 << 4),
 117
 118         PIIX_80C_PRI            = (1 << 5) | (1 << 4),
 119         PIIX_80C_SEC            = (1 << 7) | (1 << 6),
 120
 121         /* controller IDs */
 122         piix4_pata              = 0,
 123         ich5_pata               = 1,
 124         ich5_sata               = 2,
 125         esb_sata                = 3,
 126         ich6_sata               = 4,
 127         ich6_sata_ahci          = 5,
 128         ich6m_sata_ahci         = 6,
 129
 130         /* constants for mapping table */
 131         P0                      = 0,  /* port 0 */
 132         P1                      = 1,  /* port 1 */
 133         P2                      = 2,  /* port 2 */
 134         P3                      = 3,  /* port 3 */
 135         IDE                     = -1, /* IDE */
 136         NA                      = -2, /* not avaliable */
 137         RV                      = -3, /* reserved */
 138
 139         PIIX_AHCI_DEVICE        = 6,
 140 };
 141
 142 struct piix_map_db {
 143         const u32 mask;
 144         const int map[][4];
 145 };
 146
 147 static int piix_init_one (struct pci_dev *pdev,
 148                                     const struct pci_device_id *ent);
 149
 150 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes);
 151 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes);
 152 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev);
 153 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev);
 154
 155 static unsigned int in_module_init = 1;
 156
 157 static const struct pci_device_id piix_pci_tbl[] = {
 158 #ifdef ATA_ENABLE_PATA
 159         { 0x8086, 0x7111, PCI_ANY_ID, PCI_ANY_ID, 0, 0, piix4_pata },
 160         { 0x8086, 0x24db, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 161         { 0x8086, 0x25a2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 162         { 0x8086, 0x27df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_pata },
 163 #endif
 164
 165         /* NOTE: The following PCI ids must be kept in sync with the
 166          * list in drivers/pci/quirks.c.
 167          */
 168
 169         /* 82801EB (ICH5) */
 170         { 0x8086, 0x24d1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 171         /* 82801EB (ICH5) */
 172         { 0x8086, 0x24df, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich5_sata },
 173         /* 6300ESB (ICH5 variant with broken PCS present bits) */
 174         { 0x8086, 0x25a3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
 175         /* 6300ESB pretending RAID */
 176         { 0x8086, 0x25b0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, esb_sata },
 177         /* 82801FB/FW (ICH6/ICH6W) */
 178         { 0x8086, 0x2651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata },
 179         /* 82801FR/FRW (ICH6R/ICH6RW) */
 180         { 0x8086, 0x2652, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 181         /* 82801FBM ICH6M (ICH6R with only port 0 and 2 implemented) */
 182         { 0x8086, 0x2653, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 183         /* 82801GB/GR/GH (ICH7, identical to ICH6) */
 184         { 0x8086, 0x27c0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 185         /* 2801GBM/GHM (ICH7M, identical to ICH6M) */
 186         { 0x8086, 0x27c4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 187         /* Enterprise Southbridge 2 (where's the datasheet?) */
 188         { 0x8086, 0x2680, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 189         /* SATA Controller 1 IDE (ICH8, no datasheet yet) */
 190         { 0x8086, 0x2820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 191         /* SATA Controller 2 IDE (ICH8, ditto) */
 192         { 0x8086, 0x2825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6_sata_ahci },
 193         /* Mobile SATA Controller IDE (ICH8M, ditto) */
 194         { 0x8086, 0x2828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ich6m_sata_ahci },
 195
 196         { }     /* terminate list */
 197 };
 198
 199 static struct pci_driver piix_pci_driver = {
 200         .name                   = DRV_NAME,
 201         .id_table               = piix_pci_tbl,
 202         .probe                  = piix_init_one,
 203         .remove                 = ata_pci_remove_one,
 204         .suspend                = ata_pci_device_suspend,
 205         .resume                 = ata_pci_device_resume,
 206 };
 207
 208 static struct scsi_host_template piix_sht = {
 209         .module                 = THIS_MODULE,
 210         .name                   = DRV_NAME,
 211         .ioctl                  = ata_scsi_ioctl,
 212         .queuecommand           = ata_scsi_queuecmd,
 213         .can_queue              = ATA_DEF_QUEUE,
 214         .this_id                = ATA_SHT_THIS_ID,
 215         .sg_tablesize           = LIBATA_MAX_PRD,
 216         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 217         .emulated               = ATA_SHT_EMULATED,
 218         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 219         .proc_name              = DRV_NAME,
 220         .dma_boundary           = ATA_DMA_BOUNDARY,
 221         .slave_configure        = ata_scsi_slave_config,
 222         .bios_param             = ata_std_bios_param,
 223         .resume                 = ata_scsi_device_resume,
 224         .suspend                = ata_scsi_device_suspend,
 225 };
 226
 227 static const struct ata_port_operations piix_pata_ops = {
 228         .port_disable           = ata_port_disable,
 229         .set_piomode            = piix_set_piomode,
 230         .set_dmamode            = piix_set_dmamode,
 231         .mode_filter            = ata_pci_default_filter,
 232
 233         .tf_load                = ata_tf_load,
 234         .tf_read                = ata_tf_read,
 235         .check_status           = ata_check_status,
 236         .exec_command           = ata_exec_command,
 237         .dev_select             = ata_std_dev_select,
 238
 239         .probe_reset            = piix_pata_probe_reset,
 240
 241         .bmdma_setup            = ata_bmdma_setup,
 242         .bmdma_start            = ata_bmdma_start,
 243         .bmdma_stop             = ata_bmdma_stop,
 244         .bmdma_status           = ata_bmdma_status,
 245         .qc_prep                = ata_qc_prep,
 246         .qc_issue               = ata_qc_issue_prot,
 247         .data_xfer              = ata_pio_data_xfer,
 248
 249         .freeze                 = ata_bmdma_freeze,
 250         .thaw                   = ata_bmdma_thaw,
 251         .error_handler          = ata_bmdma_error_handler,
 252         .post_internal_cmd      = ata_bmdma_post_internal_cmd,
 253
 254         .irq_handler            = ata_interrupt,
 255         .irq_clear              = ata_bmdma_irq_clear,
 256
 257         .port_start             = ata_port_start,
 258         .port_stop              = ata_port_stop,
 259         .host_stop              = ata_host_stop,
 260 };
 261
 262 static const struct ata_port_operations piix_sata_ops = {
 263         .port_disable           = ata_port_disable,
 264
 265         .tf_load                = ata_tf_load,
 266         .tf_read                = ata_tf_read,
 267         .check_status           = ata_check_status,
 268         .exec_command           = ata_exec_command,
 269         .dev_select             = ata_std_dev_select,
 270
 271         .probe_reset            = piix_sata_probe_reset,
 272
 273         .bmdma_setup            = ata_bmdma_setup,
 274         .bmdma_start            = ata_bmdma_start,
 275         .bmdma_stop             = ata_bmdma_stop,
 276         .bmdma_status           = ata_bmdma_status,
 277         .qc_prep                = ata_qc_prep,
 278         .qc_issue               = ata_qc_issue_prot,
 279         .data_xfer              = ata_pio_data_xfer,
 280
 281         .freeze                 = ata_bmdma_freeze,
 282         .thaw                   = ata_bmdma_thaw,
 283         .error_handler          = ata_bmdma_error_handler,
 284         .post_internal_cmd      = ata_bmdma_post_internal_cmd,
 285
 286         .irq_handler            = ata_interrupt,
 287         .irq_clear              = ata_bmdma_irq_clear,
 288
 289         .port_start             = ata_port_start,
 290         .port_stop              = ata_port_stop,
 291         .host_stop              = ata_host_stop,
 292 };
 293
 294 static struct piix_map_db ich5_map_db = {
 295         .mask = 0x7,
 296         .map = {
 297                 /* PM   PS   SM   SS       MAP  */
 298                 {  P0,  NA,  P1,  NA }, /* 000b */
 299                 {  P1,  NA,  P0,  NA }, /* 001b */
 300                 {  RV,  RV,  RV,  RV },
 301                 {  RV,  RV,  RV,  RV },
 302                 {  P0,  P1, IDE, IDE }, /* 100b */
 303                 {  P1,  P0, IDE, IDE }, /* 101b */
 304                 { IDE, IDE,  P0,  P1 }, /* 110b */
 305                 { IDE, IDE,  P1,  P0 }, /* 111b */
 306         },
 307 };
 308
 309 static struct piix_map_db ich6_map_db = {
 310         .mask = 0x3,
 311         .map = {
 312                 /* PM   PS   SM   SS       MAP */
 313                 {  P0,  P2,  P1,  P3 }, /* 00b */
 314                 { IDE, IDE,  P1,  P3 }, /* 01b */
 315                 {  P0,  P2, IDE, IDE }, /* 10b */
 316                 {  RV,  RV,  RV,  RV },
 317         },
 318 };
 319
 320 static struct piix_map_db ich6m_map_db = {
 321         .mask = 0x3,
 322         .map = {
 323                 /* PM   PS   SM   SS       MAP */
 324                 {  P0,  P2,  RV,  RV }, /* 00b */
 325                 {  RV,  RV,  RV,  RV },
 326                 {  P0,  P2, IDE, IDE }, /* 10b */
 327                 {  RV,  RV,  RV,  RV },
 328         },
 329 };
 330
 331 static struct ata_port_info piix_port_info[] = {
 332         /* piix4_pata */
 333         {
 334                 .sht            = &piix_sht,
 335                 .host_flags     = ATA_FLAG_SLAVE_POSS,
 336                 .pio_mask       = 0x1f, /* pio0-4 */
 337 #if 0
 338                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 339 #else
 340                 .mwdma_mask     = 0x00, /* mwdma broken */
 341 #endif
 342                 .udma_mask      = ATA_UDMA_MASK_40C,
 343                 .port_ops       = &piix_pata_ops,
 344         },
 345
 346         /* ich5_pata */
 347         {
 348                 .sht            = &piix_sht,
 349                 .host_flags     = ATA_FLAG_SLAVE_POSS | PIIX_FLAG_CHECKINTR,
 350                 .pio_mask       = 0x1f, /* pio0-4 */
 351 #if 0
 352                 .mwdma_mask     = 0x06, /* mwdma1-2 */
 353 #else
 354                 .mwdma_mask     = 0x00, /* mwdma broken */
 355 #endif
 356                 .udma_mask      = 0x3f, /* udma0-5 */
 357                 .port_ops       = &piix_pata_ops,
 358         },
 359
 360         /* ich5_sata */
 361         {
 362                 .sht            = &piix_sht,
 363                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
 364                                   PIIX_FLAG_CHECKINTR,
 365                 .pio_mask       = 0x1f, /* pio0-4 */
 366                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 367                 .udma_mask      = 0x7f, /* udma0-6 */
 368                 .port_ops       = &piix_sata_ops,
 369                 .private_data   = &ich5_map_db,
 370         },
 371
 372         /* i6300esb_sata */
 373         {
 374                 .sht            = &piix_sht,
 375                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED |
 376                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_IGNORE_PCS,
 377                 .pio_mask       = 0x1f, /* pio0-4 */
 378                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 379                 .udma_mask      = 0x7f, /* udma0-6 */
 380                 .port_ops       = &piix_sata_ops,
 381                 .private_data   = &ich5_map_db,
 382         },
 383
 384         /* ich6_sata */
 385         {
 386                 .sht            = &piix_sht,
 387                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 388                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR,
 389                 .pio_mask       = 0x1f, /* pio0-4 */
 390                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 391                 .udma_mask      = 0x7f, /* udma0-6 */
 392                 .port_ops       = &piix_sata_ops,
 393                 .private_data   = &ich6_map_db,
 394         },
 395
 396         /* ich6_sata_ahci */
 397         {
 398                 .sht            = &piix_sht,
 399                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 400                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR |
 401                                   PIIX_FLAG_AHCI,
 402                 .pio_mask       = 0x1f, /* pio0-4 */
 403                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 404                 .udma_mask      = 0x7f, /* udma0-6 */
 405                 .port_ops       = &piix_sata_ops,
 406                 .private_data   = &ich6_map_db,
 407         },
 408
 409         /* ich6m_sata_ahci */
 410         {
 411                 .sht            = &piix_sht,
 412                 .host_flags     = ATA_FLAG_SATA | PIIX_FLAG_COMBINED_ICH6 |
 413                                   PIIX_FLAG_CHECKINTR | PIIX_FLAG_SCR |
 414                                   PIIX_FLAG_AHCI,
 415                 .pio_mask       = 0x1f, /* pio0-4 */
 416                 .mwdma_mask     = 0x07, /* mwdma0-2 */
 417                 .udma_mask      = 0x7f, /* udma0-6 */
 418                 .port_ops       = &piix_sata_ops,
 419                 .private_data   = &ich6m_map_db,
 420         },
 421 };
 422
 423 static struct pci_bits piix_enable_bits[] = {
 424         { 0x41U, 1U, 0x80UL, 0x80UL },  /* port 0 */
 425         { 0x43U, 1U, 0x80UL, 0x80UL },  /* port 1 */
 426 };
 427
 428 MODULE_AUTHOR("Andre Hedrick, Alan Cox, Andrzej Krzysztofowicz, Jeff Garzik");
 429 MODULE_DESCRIPTION("SCSI low-level driver for Intel PIIX/ICH ATA controllers");
 430 MODULE_LICENSE("GPL");
 431 MODULE_DEVICE_TABLE(pci, piix_pci_tbl);
 432 MODULE_VERSION(DRV_VERSION);
 433
 434 /**
 435  *      piix_pata_cbl_detect - Probe host controller cable detect info
 436  *      @ap: Port for which cable detect info is desired
 437  *
 438  *      Read 80c cable indicator from ATA PCI device's PCI config
 439  *      register.  This register is normally set by firmware (BIOS).
 440  *
 441  *      LOCKING:
 442  *      None (inherited from caller).
 443  */
 444 static void piix_pata_cbl_detect(struct ata_port *ap)
 445 {
 446         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 447         u8 tmp, mask;
 448
 449         /* no 80c support in host controller? */
 450         if ((ap->udma_mask & ~ATA_UDMA_MASK_40C) == 0)
 451                 goto cbl40;
 452
 453         /* check BIOS cable detect results */
 454         mask = ap->hard_port_no == 0 ? PIIX_80C_PRI : PIIX_80C_SEC;
 455         pci_read_config_byte(pdev, PIIX_IOCFG, &tmp);
 456         if ((tmp & mask) == 0)
 457                 goto cbl40;
 458
 459         ap->cbl = ATA_CBL_PATA80;
 460         return;
 461
 462 cbl40:
 463         ap->cbl = ATA_CBL_PATA40;
 464         ap->udma_mask &= ATA_UDMA_MASK_40C;
 465 }
 466
 467 /**
 468  *      piix_pata_probeinit - probeinit for PATA host controller
 469  *      @ap: Target port
 470  *
 471  *      Probeinit including cable detection.
 472  *
 473  *      LOCKING:
 474  *      None (inherited from caller).
 475  */
 476 static void piix_pata_probeinit(struct ata_port *ap)
 477 {
 478         piix_pata_cbl_detect(ap);
 479         ata_std_probeinit(ap);
 480 }
 481
 482 /**
 483  *      piix_pata_probe_reset - Perform reset on PATA port and classify
 484  *      @ap: Port to reset
 485  *      @classes: Resulting classes of attached devices
 486  *
 487  *      Reset PATA phy and classify attached devices.
 488  *
 489  *      LOCKING:
 490  *      None (inherited from caller).
 491  */
 492 static int piix_pata_probe_reset(struct ata_port *ap, unsigned int *classes)
 493 {
 494         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 495
 496         if (!pci_test_config_bits(pdev, &piix_enable_bits[ap->hard_port_no])) {
 497                 ata_port_printk(ap, KERN_INFO, "port disabled. ignoring.\n");
 498                 return 0;
 499         }
 500
 501         return ata_drive_probe_reset(ap, piix_pata_probeinit,
 502                                      ata_std_softreset, NULL,
 503                                      ata_std_postreset, classes);
 504 }
 505
 506 /**
 507  *      piix_sata_probe - Probe PCI device for present SATA devices
 508  *      @ap: Port associated with the PCI device we wish to probe
 509  *
 510  *      Reads and configures SATA PCI device's PCI config register
 511  *      Port Configuration and Status (PCS) to determine port and
 512  *      device availability.
 513  *
 514  *      LOCKING:
 515  *      None (inherited from caller).
 516  *
 517  *      RETURNS:
 518  *      Mask of avaliable devices on the port.
 519  */
 520 static unsigned int piix_sata_probe (struct ata_port *ap)
 521 {
 522         struct pci_dev *pdev = to_pci_dev(ap->host_set->dev);
 523         const unsigned int *map = ap->host_set->private_data;
 524         int base = 2 * ap->hard_port_no;
 525         unsigned int present_mask = 0;
 526         int port, i;
 527         u8 pcs;
 528
 529         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
 530         DPRINTK("ata%u: ENTER, pcs=0x%x base=%d\n", ap->id, pcs, base);
 531
 532         /* enable all ports on this ap and wait for them to settle */
 533         for (i = 0; i < 2; i++) {
 534                 port = map[base + i];
 535                 if (port >= 0)
 536                         pcs |= 1 << port;
 537         }
 538
 539         pci_write_config_byte(pdev, ICH5_PCS, pcs);
 540         msleep(100);
 541
 542         /* let's see which devices are present */
 543         pci_read_config_byte(pdev, ICH5_PCS, &pcs);
 544
 545         for (i = 0; i < 2; i++) {
 546                 port = map[base + i];
 547                 if (port < 0)
 548                         continue;
 549                 if (ap->flags & PIIX_FLAG_IGNORE_PCS || pcs & 1 << (4 + port))
 550                         present_mask |= 1 << i;
 551                 else
 552                         pcs &= ~(1 << port);
 553         }
 554
 555         /* disable offline ports on non-AHCI controllers */
 556         if (!(ap->flags & PIIX_FLAG_AHCI))
 557                 pci_write_config_byte(pdev, ICH5_PCS, pcs);
 558
 559         DPRINTK("ata%u: LEAVE, pcs=0x%x present_mask=0x%x\n",
 560                 ap->id, pcs, present_mask);
 561
 562         return present_mask;
 563 }
 564
 565 /**
 566  *      piix_sata_probe_reset - Perform reset on SATA port and classify
 567  *      @ap: Port to reset
 568  *      @classes: Resulting classes of attached devices
 569  *
 570  *      Reset SATA phy and classify attached devices.
 571  *
 572  *      LOCKING:
 573  *      None (inherited from caller).
 574  */
 575 static int piix_sata_probe_reset(struct ata_port *ap, unsigned int *classes)
 576 {
 577         if (!piix_sata_probe(ap)) {
 578                 ata_port_printk(ap, KERN_INFO, "SATA port has no device.\n");
 579                 return 0;
 580         }
 581
 582         return ata_drive_probe_reset(ap, ata_std_probeinit,
 583                                      ata_std_softreset, NULL,
 584                                      ata_std_postreset, classes);
 585 }
 586
 587 /**
 588  *      piix_set_piomode - Initialize host controller PATA PIO timings
 589  *      @ap: Port whose timings we are configuring
 590  *      @adev: um
 591  *
 592  *      Set PIO mode for device, in host controller PCI config space.
 593  *
 594  *      LOCKING:
 595  *      None (inherited from caller).
 596  */
 597
 598 static void piix_set_piomode (struct ata_port *ap, struct ata_device *adev)
 599 {
 600         unsigned int pio        = adev->pio_mode - XFER_PIO_0;
 601         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 602         unsigned int is_slave   = (adev->devno != 0);
 603         unsigned int master_port= ap->hard_port_no ? 0x42 : 0x40;
 604         unsigned int slave_port = 0x44;
 605         u16 master_data;
 606         u8 slave_data;
 607
 608         static const     /* ISP  RTC */
 609         u8 timings[][2] = { { 0, 0 },
 610                             { 0, 0 },
 611                             { 1, 0 },
 612                             { 2, 1 },
 613                             { 2, 3 }, };
 614
 615         pci_read_config_word(dev, master_port, &master_data);
 616         if (is_slave) {
 617                 master_data |= 0x4000;
 618                 /* enable PPE, IE and TIME */
 619                 master_data |= 0x0070;
 620                 pci_read_config_byte(dev, slave_port, &slave_data);
 621                 slave_data &= (ap->hard_port_no ? 0x0f : 0xf0);
 622                 slave_data |=
 623                         (timings[pio][0] << 2) |
 624                         (timings[pio][1] << (ap->hard_port_no ? 4 : 0));
 625         } else {
 626                 master_data &= 0xccf8;
 627                 /* enable PPE, IE and TIME */
 628                 master_data |= 0x0007;
 629                 master_data |=
 630                         (timings[pio][0] << 12) |
 631                         (timings[pio][1] << 8);
 632         }
 633         pci_write_config_word(dev, master_port, master_data);
 634         if (is_slave)
 635                 pci_write_config_byte(dev, slave_port, slave_data);
 636 }
 637
 638 /**
 639  *      piix_set_dmamode - Initialize host controller PATA PIO timings
 640  *      @ap: Port whose timings we are configuring
 641  *      @adev: um
 642  *      @udma: udma mode, 0 - 6
 643  *
 644  *      Set UDMA mode for device, in host controller PCI config space.
 645  *
 646  *      LOCKING:
 647  *      None (inherited from caller).
 648  */
 649
 650 static void piix_set_dmamode (struct ata_port *ap, struct ata_device *adev)
 651 {
 652         unsigned int udma       = adev->dma_mode; /* FIXME: MWDMA too */
 653         struct pci_dev *dev     = to_pci_dev(ap->host_set->dev);
 654         u8 maslave              = ap->hard_port_no ? 0x42 : 0x40;
 655         u8 speed                = udma;
 656         unsigned int drive_dn   = (ap->hard_port_no ? 2 : 0) + adev->devno;
 657         int a_speed             = 3 << (drive_dn * 4);
 658         int u_flag              = 1 << drive_dn;
 659         int v_flag              = 0x01 << drive_dn;
 660         int w_flag              = 0x10 << drive_dn;
 661         int u_speed             = 0;
 662         int                     sitre;
 663         u16                     reg4042, reg4a;
 664         u8                      reg48, reg54, reg55;
 665
 666         pci_read_config_word(dev, maslave, &reg4042);
 667         DPRINTK("reg4042 = 0x%04x\n", reg4042);
 668         sitre = (reg4042 & 0x4000) ? 1 : 0;
 669         pci_read_config_byte(dev, 0x48, &reg48);
 670         pci_read_config_word(dev, 0x4a, &reg4a);
 671         pci_read_config_byte(dev, 0x54, &reg54);
 672         pci_read_config_byte(dev, 0x55, &reg55);
 673
 674         switch(speed) {
 675                 case XFER_UDMA_4:
 676                 case XFER_UDMA_2:       u_speed = 2 << (drive_dn * 4); break;
 677                 case XFER_UDMA_6:
 678                 case XFER_UDMA_5:
 679                 case XFER_UDMA_3:
 680                 case XFER_UDMA_1:       u_speed = 1 << (drive_dn * 4); break;
 681                 case XFER_UDMA_0:       u_speed = 0 << (drive_dn * 4); break;
 682                 case XFER_MW_DMA_2:
 683                 case XFER_MW_DMA_1:     break;
 684                 default:
 685                         BUG();
 686                         return;
 687         }
 688
 689         if (speed >= XFER_UDMA_0) {
 690                 if (!(reg48 & u_flag))
 691                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
 692                 if (speed == XFER_UDMA_5) {
 693                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
 694                 } else {
 695                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 696                 }
 697                 if ((reg4a & a_speed) != u_speed)
 698                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
 699                 if (speed > XFER_UDMA_2) {
 700                         if (!(reg54 & v_flag))
 701                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
 702                 } else
 703                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 704         } else {
 705                 if (reg48 & u_flag)
 706                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
 707                 if (reg4a & a_speed)
 708                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
 709                 if (reg54 & v_flag)
 710                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 711                 if (reg55 & w_flag)
 712                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 713         }
 714 }
 715
 716 #define AHCI_PCI_BAR 5
 717 #define AHCI_GLOBAL_CTL 0x04
 718 #define AHCI_ENABLE (1 << 31)
 719 static int piix_disable_ahci(struct pci_dev *pdev)
 720 {
 721         void __iomem *mmio;
 722         u32 tmp;
 723         int rc = 0;
 724
 725         /* BUG: pci_enable_device has not yet been called.  This
 726          * works because this device is usually set up by BIOS.
 727          */
 728
 729         if (!pci_resource_start(pdev, AHCI_PCI_BAR) ||
 730             !pci_resource_len(pdev, AHCI_PCI_BAR))
 731                 return 0;
 732
 733         mmio = pci_iomap(pdev, AHCI_PCI_BAR, 64);
 734         if (!mmio)
 735                 return -ENOMEM;
 736
 737         tmp = readl(mmio + AHCI_GLOBAL_CTL);
 738         if (tmp & AHCI_ENABLE) {
 739                 tmp &= ~AHCI_ENABLE;
 740                 writel(tmp, mmio + AHCI_GLOBAL_CTL);
 741
 742                 tmp = readl(mmio + AHCI_GLOBAL_CTL);
 743                 if (tmp & AHCI_ENABLE)
 744                         rc = -EIO;
 745         }
 746
 747         pci_iounmap(pdev, mmio);
 748         return rc;
 749 }
 750
 751 /**
 752  *      piix_check_450nx_errata -       Check for problem 450NX setup
 753  *      @ata_dev: the PCI device to check
 754  *
 755  *      Check for the present of 450NX errata #19 and errata #25. If
 756  *      they are found return an error code so we can turn off DMA
 757  */
 758
 759 static int __devinit piix_check_450nx_errata(struct pci_dev *ata_dev)
 760 {
 761         struct pci_dev *pdev = NULL;
 762         u16 cfg;
 763         u8 rev;
 764         int no_piix_dma = 0;
 765
 766         while((pdev = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev)) != NULL)
 767         {
 768                 /* Look for 450NX PXB. Check for problem configurations
 769                    A PCI quirk checks bit 6 already */
 770                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 771                 pci_read_config_word(pdev, 0x41, &cfg);
 772                 /* Only on the original revision: IDE DMA can hang */
 773                 if (rev == 0x00)
 774                         no_piix_dma = 1;
 775                 /* On all revisions below 5 PXB bus lock must be disabled for IDE */
 776                 else if (cfg & (1<<14) && rev < 5)
 777                         no_piix_dma = 2;
 778         }
 779         if (no_piix_dma)
 780                 dev_printk(KERN_WARNING, &ata_dev->dev, "450NX errata present, disabling IDE DMA.\n");
 781         if (no_piix_dma == 2)
 782                 dev_printk(KERN_WARNING, &ata_dev->dev, "A BIOS update may resolve this.\n");
 783         return no_piix_dma;
 784 }
 785
 786 static void __devinit piix_init_sata_map(struct pci_dev *pdev,
 787                                          struct ata_port_info *pinfo)
 788 {
 789         struct piix_map_db *map_db = pinfo[0].private_data;
 790         const unsigned int *map;
 791         int i, invalid_map = 0;
 792         u8 map_value;
 793
 794         pci_read_config_byte(pdev, ICH5_PMR, &map_value);
 795
 796         map = map_db->map[map_value & map_db->mask];
 797
 798         dev_printk(KERN_INFO, &pdev->dev, "MAP [");
 799         for (i = 0; i < 4; i++) {
 800                 switch (map[i]) {
 801                 case RV:
 802                         invalid_map = 1;
 803                         printk(" XX");
 804                         break;
 805
 806                 case NA:
 807                         printk(" --");
 808                         break;
 809
 810                 case IDE:
 811                         WARN_ON((i & 1) || map[i + 1] != IDE);
 812                         pinfo[i / 2] = piix_port_info[ich5_pata];
 813                         i++;
 814                         printk(" IDE IDE");
 815                         break;
 816
 817                 default:
 818                         printk(" P%d", map[i]);
 819                         if (i & 1)
 820                                 pinfo[i / 2].host_flags |= ATA_FLAG_SLAVE_POSS;
 821                         break;
 822                 }
 823         }
 824         printk(" ]\n");
 825
 826         if (invalid_map)
 827                 dev_printk(KERN_ERR, &pdev->dev,
 828                            "invalid MAP value %u\n", map_value);
 829
 830         pinfo[0].private_data = (void *)map;
 831         pinfo[1].private_data = (void *)map;
 832 }
 833
 834 /**
 835  *      piix_init_one - Register PIIX ATA PCI device with kernel services
 836  *      @pdev: PCI device to register
 837  *      @ent: Entry in piix_pci_tbl matching with @pdev
 838  *
 839  *      Called from kernel PCI layer.  We probe for combined mode (sigh),
 840  *      and then hand over control to libata, for it to do the rest.
 841  *
 842  *      LOCKING:
 843  *      Inherited from PCI layer (may sleep).
 844  *
 845  *      RETURNS:
 846  *      Zero on success, or -ERRNO value.
 847  */
 848
 849 static int piix_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
 850 {
 851         static int printed_version;
 852         struct ata_port_info port_info[2];
 853         struct ata_port_info *ppinfo[2] = { &port_info[0], &port_info[1] };
 854         unsigned long host_flags;
 855
 856         if (!printed_version++)
 857                 dev_printk(KERN_DEBUG, &pdev->dev,
 858                            "version " DRV_VERSION "\n");
 859
 860         /* no hotplugging support (FIXME) */
 861         if (!in_module_init)
 862                 return -ENODEV;
 863
 864         port_info[0] = piix_port_info[ent->driver_data];
 865         port_info[1] = piix_port_info[ent->driver_data];
 866
 867         host_flags = port_info[0].host_flags;
 868
 869         if (host_flags & PIIX_FLAG_AHCI) {
 870                 u8 tmp;
 871                 pci_read_config_byte(pdev, PIIX_SCC, &tmp);
 872                 if (tmp == PIIX_AHCI_DEVICE) {
 873                         int rc = piix_disable_ahci(pdev);
 874                         if (rc)
 875                                 return rc;
 876                 }
 877         }
 878
 879         /* Initialize SATA map */
 880         if (host_flags & ATA_FLAG_SATA)
 881                 piix_init_sata_map(pdev, port_info);
 882
 883         /* On ICH5, some BIOSen disable the interrupt using the
 884          * PCI_COMMAND_INTX_DISABLE bit added in PCI 2.3.
 885          * On ICH6, this bit has the same effect, but only when
 886          * MSI is disabled (and it is disabled, as we don't use
 887          * message-signalled interrupts currently).
 888          */
 889         if (host_flags & PIIX_FLAG_CHECKINTR)
 890                 pci_intx(pdev, 1);
 891
 892         if (piix_check_450nx_errata(pdev)) {
 893                 /* This writes into the master table but it does not
 894                    really matter for this errata as we will apply it to
 895                    all the PIIX devices on the board */
 896                 port_info[0].mwdma_mask = 0;
 897                 port_info[0].udma_mask = 0;
 898                 port_info[1].mwdma_mask = 0;
 899                 port_info[1].udma_mask = 0;
 900         }
 901         return ata_pci_init_one(pdev, ppinfo, 2);
 902 }
 903
 904 static int __init piix_init(void)
 905 {
 906         int rc;
 907
 908         DPRINTK("pci_module_init\n");
 909         rc = pci_module_init(&piix_pci_driver);
 910         if (rc)
 911                 return rc;
 912
 913         in_module_init = 0;
 914
 915         DPRINTK("done\n");
 916         return 0;
 917 }
 918
 919 static void __exit piix_exit(void)
 920 {
 921         pci_unregister_driver(&piix_pci_driver);
 922 }
 923
 924 module_init(piix_init);
 925 module_exit(piix_exit);
 926