drivers/scsi/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * NOTE: No NCQ/ATAPI support yet.  The preview driver didn't support
   9  * NCQ nor ATAPI, and, unfortunately, I couldn't find out how to make
  10  * those work.  Enabling those shouldn't be difficult.  Basic
  11  * structure is all there (in libata-dev tree).  If you have any
  12  * information about this hardware, please contact me or linux-ide.
  13  * Info is needed on...
  14  *
  15  * - How to issue tagged commands and turn on sactive on issue accordingly.
  16  * - Where to put an ATAPI command and how to tell the device to send it.
  17  * - How to enable/use 64bit.
  18  *
  19  * This program is free software; you can redistribute it and/or modify it
  20  * under the terms of the GNU General Public License as published by the
  21  * Free Software Foundation; either version 2, or (at your option) any
  22  * later version.
  23  *
  24  * This program is distributed in the hope that it will be useful, but
  25  * WITHOUT ANY WARRANTY; without even the implied warranty of
  26  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  27  * General Public License for more details.
  28  *
  29  */
  30
  31 #include <linux/kernel.h>
  32 #include <linux/module.h>
  33 #include <linux/pci.h>
  34 #include <linux/blkdev.h>
  35 #include <linux/delay.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/dma-mapping.h>
  38 #include <scsi/scsi_host.h>
  39 #include "scsi.h"
  40 #include <linux/libata.h>
  41 #include <asm/io.h>
  42
  43 #define DRV_NAME        "sata_sil24"
  44 #define DRV_VERSION     "0.20"  /* Silicon Image's preview driver was 0.10 */
  45
  46 #define NR_PORTS        4
  47
  48 /*
  49  * Port request block (PRB) 32 bytes
  50  */
  51 struct sil24_prb {
  52         u16     ctrl;
  53         u16     prot;
  54         u32     rx_cnt;
  55         u8      fis[6 * 4];
  56 };
  57
  58 /*
  59  * Scatter gather entry (SGE) 16 bytes
  60  */
  61 struct sil24_sge {
  62         u64     addr;
  63         u32     cnt;
  64         u32     flags;
  65 };
  66
  67 /*
  68  * Port multiplier
  69  */
  70 struct sil24_port_multiplier {
  71         u32     diag;
  72         u32     sactive;
  73 };
  74
  75 enum {
  76         /*
  77          * Global controller registers (128 bytes @ BAR0)
  78          */
  79                 /* 32 bit regs */
  80         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  81         HOST_CTRL               = 0x40,
  82         HOST_IRQ_STAT           = 0x44,
  83         HOST_PHY_CFG            = 0x48,
  84         HOST_BIST_CTRL          = 0x50,
  85         HOST_BIST_PTRN          = 0x54,
  86         HOST_BIST_STAT          = 0x58,
  87         HOST_MEM_BIST_STAT      = 0x5c,
  88         HOST_FLASH_CMD          = 0x70,
  89                 /* 8 bit regs */
  90         HOST_FLASH_DATA         = 0x74,
  91         HOST_TRANSITION_DETECT  = 0x75,
  92         HOST_GPIO_CTRL          = 0x76,
  93         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  94         HOST_I2C_DATA           = 0x7c,
  95         HOST_I2C_XFER_CNT       = 0x7e,
  96         HOST_I2C_CTRL           = 0x7f,
  97
  98         /* HOST_SLOT_STAT bits */
  99         HOST_SSTAT_ATTN         = (1 << 31),
 100
 101         /*
 102          * Port registers
 103          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 104          */
 105         PORT_REGS_SIZE          = 0x2000,
 106         PORT_PRB                = 0x0000, /* (32 bytes PRB + 16 bytes SGEs * 6) * 31 (3968 bytes) */
 107
 108         PORT_PM                 = 0x0f80, /* 8 bytes PM * 16 (128 bytes) */
 109                 /* 32 bit regs */
 110         PORT_CTRL_STAT          = 0x1000, /* write:ctrl, read:stat */
 111         PORT_CTRL_CLR           = 0x1004,
 112         PORT_IRQ_STAT           = 0x1008,
 113         PORT_IRQ_ENABLE_SET     = 0x1010,
 114         PORT_IRQ_ENABLE_CLR     = 0x1014,
 115         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 116         PORT_EXEC_FIFO          = 0x1020,
 117         PORT_CMD_ERR            = 0x1024,
 118         PORT_FIS_CFG            = 0x1028,
 119         PORT_FIFO_THRES         = 0x102c,
 120                 /* 16 bit regs */
 121         PORT_DECODE_ERR_CNT     = 0x1040,
 122         PORT_DECODE_ERR_THRESH  = 0x1042,
 123         PORT_CRC_ERR_CNT        = 0x1044,
 124         PORT_CRC_ERR_THRESH     = 0x1046,
 125         PORT_HSHK_ERR_CNT       = 0x1048,
 126         PORT_HSHK_ERR_THRESH    = 0x104a,
 127                 /* 32 bit regs */
 128         PORT_PHY_CFG            = 0x1050,
 129         PORT_SLOT_STAT          = 0x1800,
 130         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 131         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 132         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 133         PORT_SCONTROL           = 0x1f00,
 134         PORT_SSTATUS            = 0x1f04,
 135         PORT_SERROR             = 0x1f08,
 136         PORT_SACTIVE            = 0x1f0c,
 137
 138         /* PORT_CTRL_STAT bits */
 139         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 140         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 141         PORT_CS_INIT            = (1 << 2), /* port initialize */
 142         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 143         PORT_CS_RESUME          = (1 << 4), /* port resume */
 144         PORT_CS_32BIT_ACTV      = (1 << 5), /* 32-bit activation */
 145         PORT_CS_PM_EN           = (1 << 6), /* port multiplier enable */
 146         PORT_CS_RDY             = (1 << 7), /* port ready to accept commands */
 147
 148         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 149         /* bits[11:0] are masked */
 150         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 151         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 152         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 153         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 154         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 155         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 156         PORT_IRQ_UNK_FIS        = (1 << 6), /* Unknown FIS received */
 157         PORT_IRQ_SDB_FIS        = (1 << 11), /* SDB FIS received */
 158
 159         /* bits[27:16] are unmasked (raw) */
 160         PORT_IRQ_RAW_SHIFT      = 16,
 161         PORT_IRQ_MASKED_MASK    = 0x7ff,
 162         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 163
 164         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 165         PORT_IRQ_STEER_SHIFT    = 30,
 166         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 167
 168         /* PORT_CMD_ERR constants */
 169         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 170         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 171         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 172         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 173         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 174         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 175         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 176         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 177         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 178         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 179         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 180         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 181         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 182         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 183         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 184         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 185         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 186         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 187         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 188         PORT_CERR_XFR_MSGABRT   = 34, /* PSD ecode 10 - master abort */
 189         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 190         PORT_CERR_SENDSERVICE   = 36, /* FIS received whiel sending service */
 191
 192         /*
 193          * Other constants
 194          */
 195         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 196         PRB_SOFT_RST            = (1 << 7),  /* Soft reset request (ign BSY?) */
 197
 198         /* board id */
 199         BID_SIL3124             = 0,
 200         BID_SIL3132             = 1,
 201
 202         IRQ_STAT_4PORTS         = 0xf,
 203 };
 204
 205 struct sil24_cmd_block {
 206         struct sil24_prb prb;
 207         struct sil24_sge sge[LIBATA_MAX_PRD];
 208 };
 209
 210 /*
 211  * ap->private_data
 212  *
 213  * The preview driver always returned 0 for status.  We emulate it
 214  * here from the previous interrupt.
 215  */
 216 struct sil24_port_priv {
 217         void *port;
 218         struct sil24_cmd_block *cmd_block;      /* 32 cmd blocks */
 219         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 220 };
 221
 222 /* ap->host_set->private_data */
 223 struct sil24_host_priv {
 224         void *host_base;        /* global controller control (128 bytes @BAR0) */
 225         void *port_base;        /* port registers (4 * 8192 bytes @BAR2) */
 226 };
 227
 228 static u8 sil24_check_status(struct ata_port *ap);
 229 static u8 sil24_check_err(struct ata_port *ap);
 230 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg);
 231 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 232 static void sil24_phy_reset(struct ata_port *ap);
 233 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 234 static int sil24_qc_issue(struct ata_queued_cmd *qc);
 235 static void sil24_irq_clear(struct ata_port *ap);
 236 static void sil24_eng_timeout(struct ata_port *ap);
 237 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs);
 238 static int sil24_port_start(struct ata_port *ap);
 239 static void sil24_port_stop(struct ata_port *ap);
 240 static void sil24_host_stop(struct ata_host_set *host_set);
 241 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 242
 243 static struct pci_device_id sil24_pci_tbl[] = {
 244         { 0x1095, 0x3124, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3124 },
 245         { 0x1095, 0x3132, PCI_ANY_ID, PCI_ANY_ID, 0, 0, BID_SIL3132 },
 246 };
 247
 248 static struct pci_driver sil24_pci_driver = {
 249         .name                   = DRV_NAME,
 250         .id_table               = sil24_pci_tbl,
 251         .probe                  = sil24_init_one,
 252         .remove                 = ata_pci_remove_one, /* safe? */
 253 };
 254
 255 static Scsi_Host_Template sil24_sht = {
 256         .module                 = THIS_MODULE,
 257         .name                   = DRV_NAME,
 258         .ioctl                  = ata_scsi_ioctl,
 259         .queuecommand           = ata_scsi_queuecmd,
 260         .eh_strategy_handler    = ata_scsi_error,
 261         .can_queue              = ATA_DEF_QUEUE,
 262         .this_id                = ATA_SHT_THIS_ID,
 263         .sg_tablesize           = LIBATA_MAX_PRD,
 264         .max_sectors            = ATA_MAX_SECTORS,
 265         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 266         .emulated               = ATA_SHT_EMULATED,
 267         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 268         .proc_name              = DRV_NAME,
 269         .dma_boundary           = ATA_DMA_BOUNDARY,
 270         .slave_configure        = ata_scsi_slave_config,
 271         .bios_param             = ata_std_bios_param,
 272         .ordered_flush          = 1, /* NCQ not supported yet */
 273 };
 274
 275 static struct ata_port_operations sil24_ops = {
 276         .port_disable           = ata_port_disable,
 277
 278         .check_status           = sil24_check_status,
 279         .check_altstatus        = sil24_check_status,
 280         .check_err              = sil24_check_err,
 281         .dev_select             = ata_noop_dev_select,
 282
 283         .phy_reset              = sil24_phy_reset,
 284
 285         .qc_prep                = sil24_qc_prep,
 286         .qc_issue               = sil24_qc_issue,
 287
 288         .eng_timeout            = sil24_eng_timeout,
 289
 290         .irq_handler            = sil24_interrupt,
 291         .irq_clear              = sil24_irq_clear,
 292
 293         .scr_read               = sil24_scr_read,
 294         .scr_write              = sil24_scr_write,
 295
 296         .port_start             = sil24_port_start,
 297         .port_stop              = sil24_port_stop,
 298         .host_stop              = sil24_host_stop,
 299 };
 300
 301 static struct ata_port_info sil24_port_info[] = {
 302         /* sil_3124 */
 303         {
 304                 .sht            = &sil24_sht,
 305                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 306                                   ATA_FLAG_SATA_RESET | ATA_FLAG_MMIO |
 307                                   ATA_FLAG_PIO_DMA,
 308                 .pio_mask       = 0x1f,                 /* pio0-4 */
 309                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 310                 .udma_mask      = 0x3f,                 /* udma0-5 */
 311                 .port_ops       = &sil24_ops,
 312         },
 313         /* sil_3132 */
 314         {
 315                 .sht            = &sil24_sht,
 316                 .host_flags     = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 317                                   ATA_FLAG_SATA_RESET | ATA_FLAG_MMIO |
 318                                   ATA_FLAG_PIO_DMA,
 319                 .pio_mask       = 0x1f,                 /* pio0-4 */
 320                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 321                 .udma_mask      = 0x3f,                 /* udma0-5 */
 322                 .port_ops       = &sil24_ops,
 323         },
 324 };
 325
 326 static u8 sil24_check_status(struct ata_port *ap)
 327 {
 328         return ATA_DRDY;
 329 }
 330
 331 static u8 sil24_check_err(struct ata_port *ap)
 332 {
 333         return 0;
 334 }
 335
 336 static int sil24_scr_map[] = {
 337         [SCR_CONTROL]   = 0,
 338         [SCR_STATUS]    = 1,
 339         [SCR_ERROR]     = 2,
 340         [SCR_ACTIVE]    = 3,
 341 };
 342
 343 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg)
 344 {
 345         void *scr_addr = (void *)ap->ioaddr.scr_addr;
 346         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 347                 void *addr;
 348                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 349                 return readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 350         }
 351         return 0xffffffffU;
 352 }
 353
 354 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 355 {
 356         void *scr_addr = (void *)ap->ioaddr.scr_addr;
 357         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 358                 void *addr;
 359                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 360                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 361         }
 362 }
 363
 364 static void sil24_phy_reset(struct ata_port *ap)
 365 {
 366         __sata_phy_reset(ap);
 367         /*
 368          * No ATAPI yet.  Just unconditionally indicate ATA device.
 369          * If ATAPI device is attached, it will fail ATA_CMD_ID_ATA
 370          * and libata core will ignore the device.
 371          */
 372         if (!(ap->flags & ATA_FLAG_PORT_DISABLED))
 373                 ap->device[0].class = ATA_DEV_ATA;
 374 }
 375
 376 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 377                                  struct sil24_cmd_block *cb)
 378 {
 379         struct scatterlist *sg = qc->sg;
 380         struct sil24_sge *sge = cb->sge;
 381         unsigned i;
 382
 383         for (i = 0; i < qc->n_elem; i++, sg++, sge++) {
 384                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 385                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 386                 sge->flags = 0;
 387                 sge->flags = i < qc->n_elem - 1 ? 0 : cpu_to_le32(SGE_TRM);
 388         }
 389 }
 390
 391 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 392 {
 393         struct ata_port *ap = qc->ap;
 394         struct sil24_port_priv *pp = ap->private_data;
 395         struct sil24_cmd_block *cb = pp->cmd_block + qc->tag;
 396         struct sil24_prb *prb = &cb->prb;
 397
 398         switch (qc->tf.protocol) {
 399         case ATA_PROT_PIO:
 400         case ATA_PROT_DMA:
 401         case ATA_PROT_NODATA:
 402                 break;
 403         default:
 404                 /* ATAPI isn't supported yet */
 405                 BUG();
 406         }
 407
 408         ata_tf_to_fis(&qc->tf, prb->fis, 0);
 409
 410         if (qc->flags & ATA_QCFLAG_DMAMAP)
 411                 sil24_fill_sg(qc, cb);
 412 }
 413
 414 static int sil24_qc_issue(struct ata_queued_cmd *qc)
 415 {
 416         struct ata_port *ap = qc->ap;
 417         struct sil24_port_priv *pp = ap->private_data;
 418         dma_addr_t paddr = pp->cmd_block_dma + qc->tag * sizeof(*pp->cmd_block);
 419
 420         writel((u32)paddr, pp->port + PORT_CMD_ACTIVATE);
 421         return 0;
 422 }
 423
 424 static void sil24_irq_clear(struct ata_port *ap)
 425 {
 426         /* unused */
 427 }
 428
 429 static void sil24_reset_controller(struct ata_port *ap)
 430 {
 431         struct sil24_port_priv *pp = ap->private_data;
 432         void *port = pp->port;
 433         int cnt;
 434         u32 tmp;
 435
 436         printk(KERN_NOTICE DRV_NAME
 437                " ata%u: resetting controller...\n", ap->id);
 438
 439         /* Reset controller state.  Is this correct? */
 440         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 441         readl(port + PORT_CTRL_STAT);   /* sync */
 442
 443         /* Max ~100ms */
 444         for (cnt = 0; cnt < 1000; cnt++) {
 445                 udelay(100);
 446                 tmp = readl(port + PORT_CTRL_STAT);
 447                 if (!(tmp & PORT_CS_DEV_RST))
 448                         break;
 449         }
 450         if (tmp & PORT_CS_DEV_RST)
 451                 printk(KERN_ERR DRV_NAME
 452                        " ata%u: failed to reset controller\n", ap->id);
 453 }
 454
 455 static void sil24_eng_timeout(struct ata_port *ap)
 456 {
 457         struct ata_queued_cmd *qc;
 458
 459         qc = ata_qc_from_tag(ap, ap->active_tag);
 460         if (!qc) {
 461                 printk(KERN_ERR "ata%u: BUG: tiemout without command\n",
 462                        ap->id);
 463                 return;
 464         }
 465
 466         /*
 467          * hack alert!  We cannot use the supplied completion
 468          * function from inside the ->eh_strategy_handler() thread.
 469          * libata is the only user of ->eh_strategy_handler() in
 470          * any kernel, so the default scsi_done() assumes it is
 471          * not being called from the SCSI EH.
 472          */
 473         printk(KERN_ERR "ata%u: command timeout\n", ap->id);
 474         qc->scsidone = scsi_finish_command;
 475         ata_qc_complete(qc, ATA_ERR);
 476
 477         sil24_reset_controller(ap);
 478 }
 479
 480 static void sil24_error_intr(struct ata_port *ap, u32 slot_stat)
 481 {
 482         struct ata_queued_cmd *qc = ata_qc_from_tag(ap, ap->active_tag);
 483         struct sil24_port_priv *pp = ap->private_data;
 484         void *port = pp->port;
 485         u32 irq_stat, cmd_err, sstatus, serror;
 486
 487         irq_stat = readl(port + PORT_IRQ_STAT);
 488         cmd_err = readl(port + PORT_CMD_ERR);
 489         sstatus = readl(port + PORT_SSTATUS);
 490         serror = readl(port + PORT_SERROR);
 491
 492         /* Clear IRQ/errors */
 493         writel(irq_stat, port + PORT_IRQ_STAT);
 494         if (cmd_err)
 495                 writel(cmd_err, port + PORT_CMD_ERR);
 496         if (serror)
 497                 writel(serror, port + PORT_SERROR);
 498
 499         printk(KERN_ERR DRV_NAME " ata%u: error interrupt on port%d\n"
 500                "  stat=0x%x irq=0x%x cmd_err=%d sstatus=0x%x serror=0x%x\n",
 501                ap->id, ap->port_no, slot_stat, irq_stat, cmd_err, sstatus, serror);
 502
 503         if (qc)
 504                 ata_qc_complete(qc, ATA_ERR);
 505
 506         sil24_reset_controller(ap);
 507 }
 508
 509 static inline void sil24_host_intr(struct ata_port *ap)
 510 {
 511         struct ata_queued_cmd *qc = ata_qc_from_tag(ap, ap->active_tag);
 512         struct sil24_port_priv *pp = ap->private_data;
 513         void *port = pp->port;
 514         u32 slot_stat;
 515
 516         slot_stat = readl(port + PORT_SLOT_STAT);
 517         if (!(slot_stat & HOST_SSTAT_ATTN)) {
 518                 if (qc)
 519                         ata_qc_complete(qc, 0);
 520         } else
 521                 sil24_error_intr(ap, slot_stat);
 522 }
 523
 524 static irqreturn_t sil24_interrupt(int irq, void *dev_instance, struct pt_regs *regs)
 525 {
 526         struct ata_host_set *host_set = dev_instance;
 527         struct sil24_host_priv *hpriv = host_set->private_data;
 528         unsigned handled = 0;
 529         u32 status;
 530         int i;
 531
 532         status = readl(hpriv->host_base + HOST_IRQ_STAT);
 533
 534         if (status == 0xffffffff) {
 535                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 536                        "PCI fault or device removal?\n");
 537                 goto out;
 538         }
 539
 540         if (!(status & IRQ_STAT_4PORTS))
 541                 goto out;
 542
 543         spin_lock(&host_set->lock);
 544
 545         for (i = 0; i < host_set->n_ports; i++)
 546                 if (status & (1 << i)) {
 547                         struct ata_port *ap = host_set->ports[i];
 548                         if (ap && !(ap->flags & ATA_FLAG_PORT_DISABLED)) {
 549                                 sil24_host_intr(host_set->ports[i]);
 550                                 handled++;
 551                         } else
 552                                 printk(KERN_ERR DRV_NAME
 553                                        ": interrupt from disabled port %d\n", i);
 554                 }
 555
 556         spin_unlock(&host_set->lock);
 557  out:
 558         return IRQ_RETVAL(handled);
 559 }
 560
 561 static int sil24_port_start(struct ata_port *ap)
 562 {
 563         struct device *dev = ap->host_set->dev;
 564         struct sil24_host_priv *hpriv = ap->host_set->private_data;
 565         struct sil24_port_priv *pp;
 566         struct sil24_cmd_block *cb;
 567         size_t cb_size = sizeof(*cb);
 568         dma_addr_t cb_dma;
 569
 570         pp = kmalloc(sizeof(*pp), GFP_KERNEL);
 571         if (!pp)
 572                 return -ENOMEM;
 573         memset(pp, 0, sizeof(*pp));
 574
 575         cb = dma_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
 576         if (!cb) {
 577                 kfree(pp);
 578                 return -ENOMEM;
 579         }
 580         memset(cb, 0, cb_size);
 581
 582         pp->port = hpriv->port_base + ap->port_no * PORT_REGS_SIZE;
 583         pp->cmd_block = cb;
 584         pp->cmd_block_dma = cb_dma;
 585
 586         ap->private_data = pp;
 587
 588         return 0;
 589 }
 590
 591 static void sil24_port_stop(struct ata_port *ap)
 592 {
 593         struct device *dev = ap->host_set->dev;
 594         struct sil24_port_priv *pp = ap->private_data;
 595         size_t cb_size = sizeof(*pp->cmd_block);
 596
 597         dma_free_coherent(dev, cb_size, pp->cmd_block, pp->cmd_block_dma);
 598         kfree(pp);
 599 }
 600
 601 static void sil24_host_stop(struct ata_host_set *host_set)
 602 {
 603         struct sil24_host_priv *hpriv = host_set->private_data;
 604
 605         iounmap(hpriv->host_base);
 606         iounmap(hpriv->port_base);
 607         kfree(hpriv);
 608 }
 609
 610 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
 611 {
 612         static int printed_version = 0;
 613         unsigned int board_id = (unsigned int)ent->driver_data;
 614         struct ata_probe_ent *probe_ent = NULL;
 615         struct sil24_host_priv *hpriv = NULL;
 616         void *host_base = NULL, *port_base = NULL;
 617         int i, rc;
 618
 619         if (!printed_version++)
 620                 printk(KERN_DEBUG DRV_NAME " version " DRV_VERSION "\n");
 621
 622         rc = pci_enable_device(pdev);
 623         if (rc)
 624                 return rc;
 625
 626         rc = pci_request_regions(pdev, DRV_NAME);
 627         if (rc)
 628                 goto out_disable;
 629
 630         rc = -ENOMEM;
 631         /* ioremap mmio registers */
 632         host_base = ioremap(pci_resource_start(pdev, 0),
 633                             pci_resource_len(pdev, 0));
 634         if (!host_base)
 635                 goto out_free;
 636         port_base = ioremap(pci_resource_start(pdev, 2),
 637                             pci_resource_len(pdev, 2));
 638         if (!port_base)
 639                 goto out_free;
 640
 641         /* allocate & init probe_ent and hpriv */
 642         probe_ent = kmalloc(sizeof(*probe_ent), GFP_KERNEL);
 643         if (!probe_ent)
 644                 goto out_free;
 645
 646         hpriv = kmalloc(sizeof(*hpriv), GFP_KERNEL);
 647         if (!hpriv)
 648                 goto out_free;
 649
 650         memset(probe_ent, 0, sizeof(*probe_ent));
 651         probe_ent->dev = pci_dev_to_dev(pdev);
 652         INIT_LIST_HEAD(&probe_ent->node);
 653
 654         probe_ent->sht          = sil24_port_info[board_id].sht;
 655         probe_ent->host_flags   = sil24_port_info[board_id].host_flags;
 656         probe_ent->pio_mask     = sil24_port_info[board_id].pio_mask;
 657         probe_ent->udma_mask    = sil24_port_info[board_id].udma_mask;
 658         probe_ent->port_ops     = sil24_port_info[board_id].port_ops;
 659         probe_ent->n_ports      = (board_id == BID_SIL3124) ? 4 : 2;
 660
 661         probe_ent->irq = pdev->irq;
 662         probe_ent->irq_flags = SA_SHIRQ;
 663         probe_ent->mmio_base = port_base;
 664         probe_ent->private_data = hpriv;
 665
 666         memset(hpriv, 0, sizeof(*hpriv));
 667         hpriv->host_base = host_base;
 668         hpriv->port_base = port_base;
 669
 670         /*
 671          * Configure the device
 672          */
 673         /*
 674          * FIXME: This device is certainly 64-bit capable.  We just
 675          * don't know how to use it.  After fixing 32bit activation in
 676          * this function, enable 64bit masks here.
 677          */
 678         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 679         if (rc) {
 680                 printk(KERN_ERR DRV_NAME "(%s): 32-bit DMA enable failed\n",
 681                        pci_name(pdev));
 682                 goto out_free;
 683         }
 684         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
 685         if (rc) {
 686                 printk(KERN_ERR DRV_NAME "(%s): 32-bit consistent DMA enable failed\n",
 687                        pci_name(pdev));
 688                 goto out_free;
 689         }
 690
 691         /* GPIO off */
 692         writel(0, host_base + HOST_FLASH_CMD);
 693
 694         /* Mask interrupts during initialization */
 695         writel(0, host_base + HOST_CTRL);
 696
 697         for (i = 0; i < probe_ent->n_ports; i++) {
 698                 void *port = port_base + i * PORT_REGS_SIZE;
 699                 unsigned long portu = (unsigned long)port;
 700                 u32 tmp;
 701                 int cnt;
 702
 703                 probe_ent->port[i].cmd_addr = portu;
 704                 probe_ent->port[i].scr_addr = portu + PORT_SCONTROL;
 705
 706                 ata_std_ports(&probe_ent->port[i]);
 707
 708                 /* Initial PHY setting */
 709                 writel(0x20c, port + PORT_PHY_CFG);
 710
 711                 /* Clear port RST */
 712                 tmp = readl(port + PORT_CTRL_STAT);
 713                 if (tmp & PORT_CS_PORT_RST) {
 714                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
 715                         readl(port + PORT_CTRL_STAT);   /* sync */
 716                         for (cnt = 0; cnt < 10; cnt++) {
 717                                 msleep(10);
 718                                 tmp = readl(port + PORT_CTRL_STAT);
 719                                 if (!(tmp & PORT_CS_PORT_RST))
 720                                         break;
 721                         }
 722                         if (tmp & PORT_CS_PORT_RST)
 723                                 printk(KERN_ERR DRV_NAME
 724                                        "(%s): failed to clear port RST\n",
 725                                        pci_name(pdev));
 726                 }
 727
 728                 /* Zero error counters. */
 729                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
 730                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
 731                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
 732                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
 733                 writel(0x0000, port + PORT_CRC_ERR_CNT);
 734                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
 735
 736                 /* FIXME: 32bit activation? */
 737                 writel(0, port + PORT_ACTIVATE_UPPER_ADDR);
 738                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_STAT);
 739
 740                 /* Configure interrupts */
 741                 writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 742                 writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR | PORT_IRQ_SDB_FIS,
 743                        port + PORT_IRQ_ENABLE_SET);
 744
 745                 /* Clear interrupts */
 746                 writel(0x0fff0fff, port + PORT_IRQ_STAT);
 747                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
 748         }
 749
 750         /* Turn on interrupts */
 751         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
 752
 753         pci_set_master(pdev);
 754
 755         /* FIXME: check ata_device_add return value */
 756         ata_device_add(probe_ent);
 757
 758         kfree(probe_ent);
 759         return 0;
 760
 761  out_free:
 762         if (host_base)
 763                 iounmap(host_base);
 764         if (port_base)
 765                 iounmap(port_base);
 766         kfree(probe_ent);
 767         kfree(hpriv);
 768         pci_release_regions(pdev);
 769  out_disable:
 770         pci_disable_device(pdev);
 771         return rc;
 772 }
 773
 774 static int __init sil24_init(void)
 775 {
 776         return pci_module_init(&sil24_pci_driver);
 777 }
 778
 779 static void __exit sil24_exit(void)
 780 {
 781         pci_unregister_driver(&sil24_pci_driver);
 782 }
 783
 784 MODULE_AUTHOR("Tejun Heo");
 785 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
 786 MODULE_LICENSE("GPL");
 787 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
 788
 789 module_init(sil24_init);
 790 module_exit(sil24_exit);