drivers/video/aty/aty128fb.c

   1 /* $Id: aty128fb.c,v 1.1.1.1.36.1 1999/12/11 09:03:05 Exp $
   2  *  linux/drivers/video/aty128fb.c -- Frame buffer device for ATI Rage128
   3  *
   4  *  Copyright (C) 1999-2003, Brad Douglas <brad@neruo.com>
   5  *  Copyright (C) 1999, Anthony Tong <atong@uiuc.edu>
   6  *
   7  *                Ani Joshi / Jeff Garzik
   8  *                      - Code cleanup
   9  *
  10  *                Michel Danzer <michdaen@iiic.ethz.ch>
  11  *                      - 15/16 bit cleanup
  12  *                      - fix panning
  13  *
  14  *                Benjamin Herrenschmidt
  15  *                      - pmac-specific PM stuff
  16  *                      - various fixes & cleanups
  17  *
  18  *                Andreas Hundt <andi@convergence.de>
  19  *                      - FB_ACTIVATE fixes
  20  *
  21  *                Paul Mackerras <paulus@samba.org>
  22  *                      - Convert to new framebuffer API,
  23  *                        fix colormap setting at 16 bits/pixel (565)
  24  *
  25  *                Paul Mundt
  26  *                      - PCI hotplug
  27  *
  28  *                Jon Smirl <jonsmirl@yahoo.com>
  29  *                      - PCI ID update
  30  *                      - replace ROM BIOS search
  31  *
  32  *  Based off of Geert's atyfb.c and vfb.c.
  33  *
  34  *  TODO:
  35  *              - monitor sensing (DDC)
  36  *              - virtual display
  37  *              - other platform support (only ppc/x86 supported)
  38  *              - hardware cursor support
  39  *
  40  *    Please cc: your patches to brad@neruo.com.
  41  */
  42
  43 /*
  44  * A special note of gratitude to ATI's devrel for providing documentation,
  45  * example code and hardware. Thanks Nitya.     -atong and brad
  46  */
  47
  48
  49 #include <linux/module.h>
  50 #include <linux/moduleparam.h>
  51 #include <linux/kernel.h>
  52 #include <linux/errno.h>
  53 #include <linux/string.h>
  54 #include <linux/mm.h>
  55 #include <linux/slab.h>
  56 #include <linux/vmalloc.h>
  57 #include <linux/delay.h>
  58 #include <linux/interrupt.h>
  59 #include <asm/uaccess.h>
  60 #include <linux/fb.h>
  61 #include <linux/init.h>
  62 #include <linux/pci.h>
  63 #include <linux/ioport.h>
  64 #include <linux/console.h>
  65 #include <linux/backlight.h>
  66 #include <asm/io.h>
  67
  68 #ifdef CONFIG_PPC_PMAC
  69 #include <asm/machdep.h>
  70 #include <asm/pmac_feature.h>
  71 #include <asm/prom.h>
  72 #include <asm/pci-bridge.h>
  73 #include "../macmodes.h"
  74 #endif
  75
  76 #ifdef CONFIG_PMAC_BACKLIGHT
  77 #include <asm/backlight.h>
  78 #endif
  79
  80 #ifdef CONFIG_BOOTX_TEXT
  81 #include <asm/btext.h>
  82 #endif /* CONFIG_BOOTX_TEXT */
  83
  84 #ifdef CONFIG_MTRR
  85 #include <asm/mtrr.h>
  86 #endif
  87
  88 #include <video/aty128.h>
  89
  90 /* Debug flag */
  91 #undef DEBUG
  92
  93 #ifdef DEBUG
  94 #define DBG(fmt, args...)               printk(KERN_DEBUG "aty128fb: %s " fmt, __FUNCTION__, ##args);
  95 #else
  96 #define DBG(fmt, args...)
  97 #endif
  98
  99 #ifndef CONFIG_PPC_PMAC
 100 /* default mode */
 101 static struct fb_var_screeninfo default_var __devinitdata = {
 102         /* 640x480, 60 Hz, Non-Interlaced (25.175 MHz dotclock) */
 103         640, 480, 640, 480, 0, 0, 8, 0,
 104         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 105         0, 0, -1, -1, 0, 39722, 48, 16, 33, 10, 96, 2,
 106         0, FB_VMODE_NONINTERLACED
 107 };
 108
 109 #else /* CONFIG_PPC_PMAC */
 110 /* default to 1024x768 at 75Hz on PPC - this will work
 111  * on the iMac, the usual 640x480 @ 60Hz doesn't. */
 112 static struct fb_var_screeninfo default_var = {
 113         /* 1024x768, 75 Hz, Non-Interlaced (78.75 MHz dotclock) */
 114         1024, 768, 1024, 768, 0, 0, 8, 0,
 115         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 116         0, 0, -1, -1, 0, 12699, 160, 32, 28, 1, 96, 3,
 117         FB_SYNC_HOR_HIGH_ACT | FB_SYNC_VERT_HIGH_ACT,
 118         FB_VMODE_NONINTERLACED
 119 };
 120 #endif /* CONFIG_PPC_PMAC */
 121
 122 /* default modedb mode */
 123 /* 640x480, 60 Hz, Non-Interlaced (25.172 MHz dotclock) */
 124 static struct fb_videomode defaultmode __devinitdata = {
 125         .refresh =      60,
 126         .xres =         640,
 127         .yres =         480,
 128         .pixclock =     39722,
 129         .left_margin =  48,
 130         .right_margin = 16,
 131         .upper_margin = 33,
 132         .lower_margin = 10,
 133         .hsync_len =    96,
 134         .vsync_len =    2,
 135         .sync =         0,
 136         .vmode =        FB_VMODE_NONINTERLACED
 137 };
 138
 139 /* Chip generations */
 140 enum {
 141         rage_128,
 142         rage_128_pci,
 143         rage_128_pro,
 144         rage_128_pro_pci,
 145         rage_M3,
 146         rage_M3_pci,
 147         rage_M4,
 148         rage_128_ultra,
 149 };
 150
 151 /* Must match above enum */
 152 static const char *r128_family[] __devinitdata = {
 153         "AGP",
 154         "PCI",
 155         "PRO AGP",
 156         "PRO PCI",
 157         "M3 AGP",
 158         "M3 PCI",
 159         "M4 AGP",
 160         "Ultra AGP",
 161 };
 162
 163 /*
 164  * PCI driver prototypes
 165  */
 166 static int aty128_probe(struct pci_dev *pdev,
 167                                const struct pci_device_id *ent);
 168 static void aty128_remove(struct pci_dev *pdev);
 169 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state);
 170 static int aty128_pci_resume(struct pci_dev *pdev);
 171 static int aty128_do_resume(struct pci_dev *pdev);
 172
 173 /* supported Rage128 chipsets */
 174 static struct pci_device_id aty128_pci_tbl[] = {
 175         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LE,
 176           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3_pci },
 177         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LF,
 178           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3 },
 179         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_MF,
 180           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 181         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_ML,
 182           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 183         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PA,
 184           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 185         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PB,
 186           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 187         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PC,
 188           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 189         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PD,
 190           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 191         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PE,
 192           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 193         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PF,
 194           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 195         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PG,
 196           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 197         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PH,
 198           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 199         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PI,
 200           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 201         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PJ,
 202           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 203         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PK,
 204           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 205         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PL,
 206           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 207         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PM,
 208           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 209         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PN,
 210           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 211         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PO,
 212           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 213         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PP,
 214           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 215         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PQ,
 216           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 217         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PR,
 218           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 219         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PS,
 220           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 221         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PT,
 222           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 223         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PU,
 224           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 225         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PV,
 226           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 227         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PW,
 228           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 229         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PX,
 230           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 231         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RE,
 232           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 233         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RF,
 234           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 235         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RG,
 236           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 237         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RK,
 238           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 239         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RL,
 240           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 241         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SE,
 242           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 243         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SF,
 244           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 245         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SG,
 246           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 247         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SH,
 248           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 249         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SK,
 250           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 251         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SL,
 252           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 253         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SM,
 254           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 255         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SN,
 256           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 257         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TF,
 258           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 259         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TL,
 260           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 261         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TR,
 262           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 263         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TS,
 264           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 265         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TT,
 266           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 267         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TU,
 268           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 269         { 0, }
 270 };
 271
 272 MODULE_DEVICE_TABLE(pci, aty128_pci_tbl);
 273
 274 static struct pci_driver aty128fb_driver = {
 275         .name           = "aty128fb",
 276         .id_table       = aty128_pci_tbl,
 277         .probe          = aty128_probe,
 278         .remove         = __devexit_p(aty128_remove),
 279         .suspend        = aty128_pci_suspend,
 280         .resume         = aty128_pci_resume,
 281 };
 282
 283 /* packed BIOS settings */
 284 #ifndef CONFIG_PPC
 285 typedef struct {
 286         u8 clock_chip_type;
 287         u8 struct_size;
 288         u8 accelerator_entry;
 289         u8 VGA_entry;
 290         u16 VGA_table_offset;
 291         u16 POST_table_offset;
 292         u16 XCLK;
 293         u16 MCLK;
 294         u8 num_PLL_blocks;
 295         u8 size_PLL_blocks;
 296         u16 PCLK_ref_freq;
 297         u16 PCLK_ref_divider;
 298         u32 PCLK_min_freq;
 299         u32 PCLK_max_freq;
 300         u16 MCLK_ref_freq;
 301         u16 MCLK_ref_divider;
 302         u32 MCLK_min_freq;
 303         u32 MCLK_max_freq;
 304         u16 XCLK_ref_freq;
 305         u16 XCLK_ref_divider;
 306         u32 XCLK_min_freq;
 307         u32 XCLK_max_freq;
 308 } __attribute__ ((packed)) PLL_BLOCK;
 309 #endif /* !CONFIG_PPC */
 310
 311 /* onboard memory information */
 312 struct aty128_meminfo {
 313         u8 ML;
 314         u8 MB;
 315         u8 Trcd;
 316         u8 Trp;
 317         u8 Twr;
 318         u8 CL;
 319         u8 Tr2w;
 320         u8 LoopLatency;
 321         u8 DspOn;
 322         u8 Rloop;
 323         const char *name;
 324 };
 325
 326 /* various memory configurations */
 327 static const struct aty128_meminfo sdr_128   =
 328         { 4, 4, 3, 3, 1, 3, 1, 16, 30, 16, "128-bit SDR SGRAM (1:1)" };
 329 static const struct aty128_meminfo sdr_64    =
 330         { 4, 8, 3, 3, 1, 3, 1, 17, 46, 17, "64-bit SDR SGRAM (1:1)" };
 331 static const struct aty128_meminfo sdr_sgram =
 332         { 4, 4, 1, 2, 1, 2, 1, 16, 24, 16, "64-bit SDR SGRAM (2:1)" };
 333 static const struct aty128_meminfo ddr_sgram =
 334         { 4, 4, 3, 3, 2, 3, 1, 16, 31, 16, "64-bit DDR SGRAM" };
 335
 336 static struct fb_fix_screeninfo aty128fb_fix __devinitdata = {
 337         .id             = "ATY Rage128",
 338         .type           = FB_TYPE_PACKED_PIXELS,
 339         .visual         = FB_VISUAL_PSEUDOCOLOR,
 340         .xpanstep       = 8,
 341         .ypanstep       = 1,
 342         .mmio_len       = 0x2000,
 343         .accel          = FB_ACCEL_ATI_RAGE128,
 344 };
 345
 346 static char *mode_option __devinitdata = NULL;
 347
 348 #ifdef CONFIG_PPC_PMAC
 349 static int default_vmode __devinitdata = VMODE_1024_768_60;
 350 static int default_cmode __devinitdata = CMODE_8;
 351 #endif
 352
 353 static int default_crt_on __devinitdata = 0;
 354 static int default_lcd_on __devinitdata = 1;
 355
 356 #ifdef CONFIG_MTRR
 357 static int mtrr = 1;
 358 #endif
 359
 360 /* PLL constants */
 361 struct aty128_constants {
 362         u32 ref_clk;
 363         u32 ppll_min;
 364         u32 ppll_max;
 365         u32 ref_divider;
 366         u32 xclk;
 367         u32 fifo_width;
 368         u32 fifo_depth;
 369 };
 370
 371 struct aty128_crtc {
 372         u32 gen_cntl;
 373         u32 h_total, h_sync_strt_wid;
 374         u32 v_total, v_sync_strt_wid;
 375         u32 pitch;
 376         u32 offset, offset_cntl;
 377         u32 xoffset, yoffset;
 378         u32 vxres, vyres;
 379         u32 depth, bpp;
 380 };
 381
 382 struct aty128_pll {
 383         u32 post_divider;
 384         u32 feedback_divider;
 385         u32 vclk;
 386 };
 387
 388 struct aty128_ddafifo {
 389         u32 dda_config;
 390         u32 dda_on_off;
 391 };
 392
 393 /* register values for a specific mode */
 394 struct aty128fb_par {
 395         struct aty128_crtc crtc;
 396         struct aty128_pll pll;
 397         struct aty128_ddafifo fifo_reg;
 398         u32 accel_flags;
 399         struct aty128_constants constants;  /* PLL and others      */
 400         void __iomem *regbase;              /* remapped mmio       */
 401         u32 vram_size;                      /* onboard video ram   */
 402         int chip_gen;
 403         const struct aty128_meminfo *mem;   /* onboard mem info    */
 404 #ifdef CONFIG_MTRR
 405         struct { int vram; int vram_valid; } mtrr;
 406 #endif
 407         int blitter_may_be_busy;
 408         int fifo_slots;                 /* free slots in FIFO (64 max) */
 409
 410         int     pm_reg;
 411         int crt_on, lcd_on;
 412         struct pci_dev *pdev;
 413         struct fb_info *next;
 414         int     asleep;
 415         int     lock_blank;
 416
 417         u8      red[32];                /* see aty128fb_setcolreg */
 418         u8      green[64];
 419         u8      blue[32];
 420         u32     pseudo_palette[16];     /* used for TRUECOLOR */
 421 };
 422
 423
 424 #define round_div(n, d) ((n+(d/2))/d)
 425
 426 static int aty128fb_check_var(struct fb_var_screeninfo *var,
 427                               struct fb_info *info);
 428 static int aty128fb_set_par(struct fb_info *info);
 429 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
 430                               u_int transp, struct fb_info *info);
 431 static int aty128fb_pan_display(struct fb_var_screeninfo *var,
 432                            struct fb_info *fb);
 433 static int aty128fb_blank(int blank, struct fb_info *fb);
 434 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, unsigned long arg);
 435 static int aty128fb_sync(struct fb_info *info);
 436
 437     /*
 438      *  Internal routines
 439      */
 440
 441 static int aty128_encode_var(struct fb_var_screeninfo *var,
 442                              const struct aty128fb_par *par);
 443 static int aty128_decode_var(struct fb_var_screeninfo *var,
 444                              struct aty128fb_par *par);
 445 #if 0
 446 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par,
 447                                       void __iomem *bios);
 448 static void __devinit __iomem *aty128_map_ROM(struct pci_dev *pdev, const struct aty128fb_par *par);
 449 #endif
 450 static void aty128_timings(struct aty128fb_par *par);
 451 static void aty128_init_engine(struct aty128fb_par *par);
 452 static void aty128_reset_engine(const struct aty128fb_par *par);
 453 static void aty128_flush_pixel_cache(const struct aty128fb_par *par);
 454 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par);
 455 static void wait_for_fifo(u16 entries, struct aty128fb_par *par);
 456 static void wait_for_idle(struct aty128fb_par *par);
 457 static u32 depth_to_dst(u32 depth);
 458
 459 #define BIOS_IN8(v)     (readb(bios + (v)))
 460 #define BIOS_IN16(v)    (readb(bios + (v)) | \
 461                           (readb(bios + (v) + 1) << 8))
 462 #define BIOS_IN32(v)    (readb(bios + (v)) | \
 463                           (readb(bios + (v) + 1) << 8) | \
 464                           (readb(bios + (v) + 2) << 16) | \
 465                           (readb(bios + (v) + 3) << 24))
 466
 467
 468 static struct fb_ops aty128fb_ops = {
 469         .owner          = THIS_MODULE,
 470         .fb_check_var   = aty128fb_check_var,
 471         .fb_set_par     = aty128fb_set_par,
 472         .fb_setcolreg   = aty128fb_setcolreg,
 473         .fb_pan_display = aty128fb_pan_display,
 474         .fb_blank       = aty128fb_blank,
 475         .fb_ioctl       = aty128fb_ioctl,
 476         .fb_sync        = aty128fb_sync,
 477         .fb_fillrect    = cfb_fillrect,
 478         .fb_copyarea    = cfb_copyarea,
 479         .fb_imageblit   = cfb_imageblit,
 480 };
 481
 482     /*
 483      * Functions to read from/write to the mmio registers
 484      *  - endian conversions may possibly be avoided by
 485      *    using the other register aperture. TODO.
 486      */
 487 static inline u32 _aty_ld_le32(volatile unsigned int regindex,
 488                                const struct aty128fb_par *par)
 489 {
 490         return readl (par->regbase + regindex);
 491 }
 492
 493 static inline void _aty_st_le32(volatile unsigned int regindex, u32 val,
 494                                 const struct aty128fb_par *par)
 495 {
 496         writel (val, par->regbase + regindex);
 497 }
 498
 499 static inline u8 _aty_ld_8(unsigned int regindex,
 500                            const struct aty128fb_par *par)
 501 {
 502         return readb (par->regbase + regindex);
 503 }
 504
 505 static inline void _aty_st_8(unsigned int regindex, u8 val,
 506                              const struct aty128fb_par *par)
 507 {
 508         writeb (val, par->regbase + regindex);
 509 }
 510
 511 #define aty_ld_le32(regindex)           _aty_ld_le32(regindex, par)
 512 #define aty_st_le32(regindex, val)      _aty_st_le32(regindex, val, par)
 513 #define aty_ld_8(regindex)              _aty_ld_8(regindex, par)
 514 #define aty_st_8(regindex, val)         _aty_st_8(regindex, val, par)
 515
 516     /*
 517      * Functions to read from/write to the pll registers
 518      */
 519
 520 #define aty_ld_pll(pll_index)           _aty_ld_pll(pll_index, par)
 521 #define aty_st_pll(pll_index, val)      _aty_st_pll(pll_index, val, par)
 522
 523
 524 static u32 _aty_ld_pll(unsigned int pll_index,
 525                        const struct aty128fb_par *par)
 526 {
 527         aty_st_8(CLOCK_CNTL_INDEX, pll_index & 0x3F);
 528         return aty_ld_le32(CLOCK_CNTL_DATA);
 529 }
 530
 531
 532 static void _aty_st_pll(unsigned int pll_index, u32 val,
 533                         const struct aty128fb_par *par)
 534 {
 535         aty_st_8(CLOCK_CNTL_INDEX, (pll_index & 0x3F) | PLL_WR_EN);
 536         aty_st_le32(CLOCK_CNTL_DATA, val);
 537 }
 538
 539
 540 /* return true when the PLL has completed an atomic update */
 541 static int aty_pll_readupdate(const struct aty128fb_par *par)
 542 {
 543         return !(aty_ld_pll(PPLL_REF_DIV) & PPLL_ATOMIC_UPDATE_R);
 544 }
 545
 546
 547 static void aty_pll_wait_readupdate(const struct aty128fb_par *par)
 548 {
 549         unsigned long timeout = jiffies + HZ/100; // should be more than enough
 550         int reset = 1;
 551
 552         while (time_before(jiffies, timeout))
 553                 if (aty_pll_readupdate(par)) {
 554                         reset = 0;
 555                         break;
 556                 }
 557
 558         if (reset)      /* reset engine?? */
 559                 printk(KERN_DEBUG "aty128fb: PLL write timeout!\n");
 560 }
 561
 562
 563 /* tell PLL to update */
 564 static void aty_pll_writeupdate(const struct aty128fb_par *par)
 565 {
 566         aty_pll_wait_readupdate(par);
 567
 568         aty_st_pll(PPLL_REF_DIV,
 569                    aty_ld_pll(PPLL_REF_DIV) | PPLL_ATOMIC_UPDATE_W);
 570 }
 571
 572
 573 /* write to the scratch register to test r/w functionality */
 574 static int __devinit register_test(const struct aty128fb_par *par)
 575 {
 576         u32 val;
 577         int flag = 0;
 578
 579         val = aty_ld_le32(BIOS_0_SCRATCH);
 580
 581         aty_st_le32(BIOS_0_SCRATCH, 0x55555555);
 582         if (aty_ld_le32(BIOS_0_SCRATCH) == 0x55555555) {
 583                 aty_st_le32(BIOS_0_SCRATCH, 0xAAAAAAAA);
 584
 585                 if (aty_ld_le32(BIOS_0_SCRATCH) == 0xAAAAAAAA)
 586                         flag = 1;
 587         }
 588
 589         aty_st_le32(BIOS_0_SCRATCH, val);       // restore value
 590         return flag;
 591 }
 592
 593
 594 /*
 595  * Accelerator engine functions
 596  */
 597 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par)
 598 {
 599         int i;
 600
 601         for (;;) {
 602                 for (i = 0; i < 2000000; i++) {
 603                         par->fifo_slots = aty_ld_le32(GUI_STAT) & 0x0fff;
 604                         if (par->fifo_slots >= entries)
 605                                 return;
 606                 }
 607                 aty128_reset_engine(par);
 608         }
 609 }
 610
 611
 612 static void wait_for_idle(struct aty128fb_par *par)
 613 {
 614         int i;
 615
 616         do_wait_for_fifo(64, par);
 617
 618         for (;;) {
 619                 for (i = 0; i < 2000000; i++) {
 620                         if (!(aty_ld_le32(GUI_STAT) & (1 << 31))) {
 621                                 aty128_flush_pixel_cache(par);
 622                                 par->blitter_may_be_busy = 0;
 623                                 return;
 624                         }
 625                 }
 626                 aty128_reset_engine(par);
 627         }
 628 }
 629
 630
 631 static void wait_for_fifo(u16 entries, struct aty128fb_par *par)
 632 {
 633         if (par->fifo_slots < entries)
 634                 do_wait_for_fifo(64, par);
 635         par->fifo_slots -= entries;
 636 }
 637
 638
 639 static void aty128_flush_pixel_cache(const struct aty128fb_par *par)
 640 {
 641         int i;
 642         u32 tmp;
 643
 644         tmp = aty_ld_le32(PC_NGUI_CTLSTAT);
 645         tmp &= ~(0x00ff);
 646         tmp |= 0x00ff;
 647         aty_st_le32(PC_NGUI_CTLSTAT, tmp);
 648
 649         for (i = 0; i < 2000000; i++)
 650                 if (!(aty_ld_le32(PC_NGUI_CTLSTAT) & PC_BUSY))
 651                         break;
 652 }
 653
 654
 655 static void aty128_reset_engine(const struct aty128fb_par *par)
 656 {
 657         u32 gen_reset_cntl, clock_cntl_index, mclk_cntl;
 658
 659         aty128_flush_pixel_cache(par);
 660
 661         clock_cntl_index = aty_ld_le32(CLOCK_CNTL_INDEX);
 662         mclk_cntl = aty_ld_pll(MCLK_CNTL);
 663
 664         aty_st_pll(MCLK_CNTL, mclk_cntl | 0x00030000);
 665
 666         gen_reset_cntl = aty_ld_le32(GEN_RESET_CNTL);
 667         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl | SOFT_RESET_GUI);
 668         aty_ld_le32(GEN_RESET_CNTL);
 669         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl & ~(SOFT_RESET_GUI));
 670         aty_ld_le32(GEN_RESET_CNTL);
 671
 672         aty_st_pll(MCLK_CNTL, mclk_cntl);
 673         aty_st_le32(CLOCK_CNTL_INDEX, clock_cntl_index);
 674         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl);
 675
 676         /* use old pio mode */
 677         aty_st_le32(PM4_BUFFER_CNTL, PM4_BUFFER_CNTL_NONPM4);
 678
 679         DBG("engine reset");
 680 }
 681
 682
 683 static void aty128_init_engine(struct aty128fb_par *par)
 684 {
 685         u32 pitch_value;
 686
 687         wait_for_idle(par);
 688
 689         /* 3D scaler not spoken here */
 690         wait_for_fifo(1, par);
 691         aty_st_le32(SCALE_3D_CNTL, 0x00000000);
 692
 693         aty128_reset_engine(par);
 694
 695         pitch_value = par->crtc.pitch;
 696         if (par->crtc.bpp == 24) {
 697                 pitch_value = pitch_value * 3;
 698         }
 699
 700         wait_for_fifo(4, par);
 701         /* setup engine offset registers */
 702         aty_st_le32(DEFAULT_OFFSET, 0x00000000);
 703
 704         /* setup engine pitch registers */
 705         aty_st_le32(DEFAULT_PITCH, pitch_value);
 706
 707         /* set the default scissor register to max dimensions */
 708         aty_st_le32(DEFAULT_SC_BOTTOM_RIGHT, (0x1FFF << 16) | 0x1FFF);
 709
 710         /* set the drawing controls registers */
 711         aty_st_le32(DP_GUI_MASTER_CNTL,
 712                     GMC_SRC_PITCH_OFFSET_DEFAULT                |
 713                     GMC_DST_PITCH_OFFSET_DEFAULT                |
 714                     GMC_SRC_CLIP_DEFAULT                        |
 715                     GMC_DST_CLIP_DEFAULT                        |
 716                     GMC_BRUSH_SOLIDCOLOR                        |
 717                     (depth_to_dst(par->crtc.depth) << 8)        |
 718                     GMC_SRC_DSTCOLOR                    |
 719                     GMC_BYTE_ORDER_MSB_TO_LSB           |
 720                     GMC_DP_CONVERSION_TEMP_6500         |
 721                     ROP3_PATCOPY                                |
 722                     GMC_DP_SRC_RECT                             |
 723                     GMC_3D_FCN_EN_CLR                   |
 724                     GMC_DST_CLR_CMP_FCN_CLEAR           |
 725                     GMC_AUX_CLIP_CLEAR                  |
 726                     GMC_WRITE_MASK_SET);
 727
 728         wait_for_fifo(8, par);
 729         /* clear the line drawing registers */
 730         aty_st_le32(DST_BRES_ERR, 0);
 731         aty_st_le32(DST_BRES_INC, 0);
 732         aty_st_le32(DST_BRES_DEC, 0);
 733
 734         /* set brush color registers */
 735         aty_st_le32(DP_BRUSH_FRGD_CLR, 0xFFFFFFFF); /* white */
 736         aty_st_le32(DP_BRUSH_BKGD_CLR, 0x00000000); /* black */
 737
 738         /* set source color registers */
 739         aty_st_le32(DP_SRC_FRGD_CLR, 0xFFFFFFFF);   /* white */
 740         aty_st_le32(DP_SRC_BKGD_CLR, 0x00000000);   /* black */
 741
 742         /* default write mask */
 743         aty_st_le32(DP_WRITE_MASK, 0xFFFFFFFF);
 744
 745         /* Wait for all the writes to be completed before returning */
 746         wait_for_idle(par);
 747 }
 748
 749
 750 /* convert depth values to their register representation */
 751 static u32 depth_to_dst(u32 depth)
 752 {
 753         if (depth <= 8)
 754                 return DST_8BPP;
 755         else if (depth <= 15)
 756                 return DST_15BPP;
 757         else if (depth == 16)
 758                 return DST_16BPP;
 759         else if (depth <= 24)
 760                 return DST_24BPP;
 761         else if (depth <= 32)
 762                 return DST_32BPP;
 763
 764         return -EINVAL;
 765 }
 766
 767 /*
 768  * PLL informations retreival
 769  */
 770
 771
 772 #ifndef __sparc__
 773 static void __iomem * __devinit aty128_map_ROM(const struct aty128fb_par *par, struct pci_dev *dev)
 774 {
 775         u16 dptr;
 776         u8 rom_type;
 777         void __iomem *bios;
 778         size_t rom_size;
 779
 780         /* Fix from ATI for problem with Rage128 hardware not leaving ROM enabled */
 781         unsigned int temp;
 782         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 783         temp &= 0x00ffffffu;
 784         temp |= 0x04 << 24;
 785         aty_st_le32(RAGE128_MPP_TB_CONFIG, temp);
 786         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 787
 788         bios = pci_map_rom(dev, &rom_size);
 789
 790         if (!bios) {
 791                 printk(KERN_ERR "aty128fb: ROM failed to map\n");
 792                 return NULL;
 793         }
 794
 795         /* Very simple test to make sure it appeared */
 796         if (BIOS_IN16(0) != 0xaa55) {
 797                 printk(KERN_DEBUG "aty128fb: Invalid ROM signature %x should "
 798                         " be 0xaa55\n", BIOS_IN16(0));
 799                 goto failed;
 800         }
 801
 802         /* Look for the PCI data to check the ROM type */
 803         dptr = BIOS_IN16(0x18);
 804
 805         /* Check the PCI data signature. If it's wrong, we still assume a normal x86 ROM
 806          * for now, until I've verified this works everywhere. The goal here is more
 807          * to phase out Open Firmware images.
 808          *
 809          * Currently, we only look at the first PCI data, we could iteratre and deal with
 810          * them all, and we should use fb_bios_start relative to start of image and not
 811          * relative start of ROM, but so far, I never found a dual-image ATI card
 812          *
 813          * typedef struct {
 814          *      u32     signature;      + 0x00
 815          *      u16     vendor;         + 0x04
 816          *      u16     device;         + 0x06
 817          *      u16     reserved_1;     + 0x08
 818          *      u16     dlen;           + 0x0a
 819          *      u8      drevision;      + 0x0c
 820          *      u8      class_hi;       + 0x0d
 821          *      u16     class_lo;       + 0x0e
 822          *      u16     ilen;           + 0x10
 823          *      u16     irevision;      + 0x12
 824          *      u8      type;           + 0x14
 825          *      u8      indicator;      + 0x15
 826          *      u16     reserved_2;     + 0x16
 827          * } pci_data_t;
 828          */
 829         if (BIOS_IN32(dptr) !=  (('R' << 24) | ('I' << 16) | ('C' << 8) | 'P')) {
 830                 printk(KERN_WARNING "aty128fb: PCI DATA signature in ROM incorrect: %08x\n",
 831                        BIOS_IN32(dptr));
 832                 goto anyway;
 833         }
 834         rom_type = BIOS_IN8(dptr + 0x14);
 835         switch(rom_type) {
 836         case 0:
 837                 printk(KERN_INFO "aty128fb: Found Intel x86 BIOS ROM Image\n");
 838                 break;
 839         case 1:
 840                 printk(KERN_INFO "aty128fb: Found Open Firmware ROM Image\n");
 841                 goto failed;
 842         case 2:
 843                 printk(KERN_INFO "aty128fb: Found HP PA-RISC ROM Image\n");
 844                 goto failed;
 845         default:
 846                 printk(KERN_INFO "aty128fb: Found unknown type %d ROM Image\n", rom_type);
 847                 goto failed;
 848         }
 849  anyway:
 850         return bios;
 851
 852  failed:
 853         pci_unmap_rom(dev, bios);
 854         return NULL;
 855 }
 856
 857 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par, unsigned char __iomem *bios)
 858 {
 859         unsigned int bios_hdr;
 860         unsigned int bios_pll;
 861
 862         bios_hdr = BIOS_IN16(0x48);
 863         bios_pll = BIOS_IN16(bios_hdr + 0x30);
 864
 865         par->constants.ppll_max = BIOS_IN32(bios_pll + 0x16);
 866         par->constants.ppll_min = BIOS_IN32(bios_pll + 0x12);
 867         par->constants.xclk = BIOS_IN16(bios_pll + 0x08);
 868         par->constants.ref_divider = BIOS_IN16(bios_pll + 0x10);
 869         par->constants.ref_clk = BIOS_IN16(bios_pll + 0x0e);
 870
 871         DBG("ppll_max %d ppll_min %d xclk %d ref_divider %d ref clock %d\n",
 872                         par->constants.ppll_max, par->constants.ppll_min,
 873                         par->constants.xclk, par->constants.ref_divider,
 874                         par->constants.ref_clk);
 875
 876 }
 877
 878 #ifdef CONFIG_X86
 879 static void __iomem *  __devinit aty128_find_mem_vbios(struct aty128fb_par *par)
 880 {
 881         /* I simplified this code as we used to miss the signatures in
 882          * a lot of case. It's now closer to XFree, we just don't check
 883          * for signatures at all... Something better will have to be done
 884          * if we end up having conflicts
 885          */
 886         u32  segstart;
 887         unsigned char __iomem *rom_base = NULL;
 888
 889         for (segstart=0x000c0000; segstart<0x000f0000; segstart+=0x00001000) {
 890                 rom_base = ioremap(segstart, 0x10000);
 891                 if (rom_base == NULL)
 892                         return NULL;
 893                 if (readb(rom_base) == 0x55 && readb(rom_base + 1) == 0xaa)
 894                         break;
 895                 iounmap(rom_base);
 896                 rom_base = NULL;
 897         }
 898         return rom_base;
 899 }
 900 #endif
 901 #endif /* ndef(__sparc__) */
 902
 903 /* fill in known card constants if pll_block is not available */
 904 static void __devinit aty128_timings(struct aty128fb_par *par)
 905 {
 906 #ifdef CONFIG_PPC_OF
 907         /* instead of a table lookup, assume OF has properly
 908          * setup the PLL registers and use their values
 909          * to set the XCLK values and reference divider values */
 910
 911         u32 x_mpll_ref_fb_div;
 912         u32 xclk_cntl;
 913         u32 Nx, M;
 914         unsigned PostDivSet[] = { 0, 1, 2, 4, 8, 3, 6, 12 };
 915 #endif
 916
 917         if (!par->constants.ref_clk)
 918                 par->constants.ref_clk = 2950;
 919
 920 #ifdef CONFIG_PPC_OF
 921         x_mpll_ref_fb_div = aty_ld_pll(X_MPLL_REF_FB_DIV);
 922         xclk_cntl = aty_ld_pll(XCLK_CNTL) & 0x7;
 923         Nx = (x_mpll_ref_fb_div & 0x00ff00) >> 8;
 924         M  = x_mpll_ref_fb_div & 0x0000ff;
 925
 926         par->constants.xclk = round_div((2 * Nx * par->constants.ref_clk),
 927                                         (M * PostDivSet[xclk_cntl]));
 928
 929         par->constants.ref_divider =
 930                 aty_ld_pll(PPLL_REF_DIV) & PPLL_REF_DIV_MASK;
 931 #endif
 932
 933         if (!par->constants.ref_divider) {
 934                 par->constants.ref_divider = 0x3b;
 935
 936                 aty_st_pll(X_MPLL_REF_FB_DIV, 0x004c4c1e);
 937                 aty_pll_writeupdate(par);
 938         }
 939         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider);
 940         aty_pll_writeupdate(par);
 941
 942         /* from documentation */
 943         if (!par->constants.ppll_min)
 944                 par->constants.ppll_min = 12500;
 945         if (!par->constants.ppll_max)
 946                 par->constants.ppll_max = 25000;    /* 23000 on some cards? */
 947         if (!par->constants.xclk)
 948                 par->constants.xclk = 0x1d4d;        /* same as mclk */
 949
 950         par->constants.fifo_width = 128;
 951         par->constants.fifo_depth = 32;
 952
 953         switch (aty_ld_le32(MEM_CNTL) & 0x3) {
 954         case 0:
 955                 par->mem = &sdr_128;
 956                 break;
 957         case 1:
 958                 par->mem = &sdr_sgram;
 959                 break;
 960         case 2:
 961                 par->mem = &ddr_sgram;
 962                 break;
 963         default:
 964                 par->mem = &sdr_sgram;
 965         }
 966 }
 967
 968
 969
 970 /*
 971  * CRTC programming
 972  */
 973
 974 /* Program the CRTC registers */
 975 static void aty128_set_crtc(const struct aty128_crtc *crtc,
 976                             const struct aty128fb_par *par)
 977 {
 978         aty_st_le32(CRTC_GEN_CNTL, crtc->gen_cntl);
 979         aty_st_le32(CRTC_H_TOTAL_DISP, crtc->h_total);
 980         aty_st_le32(CRTC_H_SYNC_STRT_WID, crtc->h_sync_strt_wid);
 981         aty_st_le32(CRTC_V_TOTAL_DISP, crtc->v_total);
 982         aty_st_le32(CRTC_V_SYNC_STRT_WID, crtc->v_sync_strt_wid);
 983         aty_st_le32(CRTC_PITCH, crtc->pitch);
 984         aty_st_le32(CRTC_OFFSET, crtc->offset);
 985         aty_st_le32(CRTC_OFFSET_CNTL, crtc->offset_cntl);
 986         /* Disable ATOMIC updating.  Is this the right place? */
 987         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~(0x00030000));
 988 }
 989
 990
 991 static int aty128_var_to_crtc(const struct fb_var_screeninfo *var,
 992                               struct aty128_crtc *crtc,
 993                               const struct aty128fb_par *par)
 994 {
 995         u32 xres, yres, vxres, vyres, xoffset, yoffset, bpp, dst;
 996         u32 left, right, upper, lower, hslen, vslen, sync, vmode;
 997         u32 h_total, h_disp, h_sync_strt, h_sync_wid, h_sync_pol;
 998         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
 999         u32 depth, bytpp;
1000         u8 mode_bytpp[7] = { 0, 0, 1, 2, 2, 3, 4 };
1001
1002         /* input */
1003         xres = var->xres;
1004         yres = var->yres;
1005         vxres   = var->xres_virtual;
1006         vyres   = var->yres_virtual;
1007         xoffset = var->xoffset;
1008         yoffset = var->yoffset;
1009         bpp   = var->bits_per_pixel;
1010         left  = var->left_margin;
1011         right = var->right_margin;
1012         upper = var->upper_margin;
1013         lower = var->lower_margin;
1014         hslen = var->hsync_len;
1015         vslen = var->vsync_len;
1016         sync  = var->sync;
1017         vmode = var->vmode;
1018
1019         if (bpp != 16)
1020                 depth = bpp;
1021         else
1022                 depth = (var->green.length == 6) ? 16 : 15;
1023
1024         /* check for mode eligibility
1025          * accept only non interlaced modes */
1026         if ((vmode & FB_VMODE_MASK) != FB_VMODE_NONINTERLACED)
1027                 return -EINVAL;
1028
1029         /* convert (and round up) and validate */
1030         xres = (xres + 7) & ~7;
1031         xoffset = (xoffset + 7) & ~7;
1032
1033         if (vxres < xres + xoffset)
1034                 vxres = xres + xoffset;
1035
1036         if (vyres < yres + yoffset)
1037                 vyres = yres + yoffset;
1038
1039         /* convert depth into ATI register depth */
1040         dst = depth_to_dst(depth);
1041
1042         if (dst == -EINVAL) {
1043                 printk(KERN_ERR "aty128fb: Invalid depth or RGBA\n");
1044                 return -EINVAL;
1045         }
1046
1047         /* convert register depth to bytes per pixel */
1048         bytpp = mode_bytpp[dst];
1049
1050         /* make sure there is enough video ram for the mode */
1051         if ((u32)(vxres * vyres * bytpp) > par->vram_size) {
1052                 printk(KERN_ERR "aty128fb: Not enough memory for mode\n");
1053                 return -EINVAL;
1054         }
1055
1056         h_disp = (xres >> 3) - 1;
1057         h_total = (((xres + right + hslen + left) >> 3) - 1) & 0xFFFFL;
1058
1059         v_disp = yres - 1;
1060         v_total = (yres + upper + vslen + lower - 1) & 0xFFFFL;
1061
1062         /* check to make sure h_total and v_total are in range */
1063         if (((h_total >> 3) - 1) > 0x1ff || (v_total - 1) > 0x7FF) {
1064                 printk(KERN_ERR "aty128fb: invalid width ranges\n");
1065                 return -EINVAL;
1066         }
1067
1068         h_sync_wid = (hslen + 7) >> 3;
1069         if (h_sync_wid == 0)
1070                 h_sync_wid = 1;
1071         else if (h_sync_wid > 0x3f)        /* 0x3f = max hwidth */
1072                 h_sync_wid = 0x3f;
1073
1074         h_sync_strt = (h_disp << 3) + right;
1075
1076         v_sync_wid = vslen;
1077         if (v_sync_wid == 0)
1078                 v_sync_wid = 1;
1079         else if (v_sync_wid > 0x1f)        /* 0x1f = max vwidth */
1080                 v_sync_wid = 0x1f;
1081
1082         v_sync_strt = v_disp + lower;
1083
1084         h_sync_pol = sync & FB_SYNC_HOR_HIGH_ACT ? 0 : 1;
1085         v_sync_pol = sync & FB_SYNC_VERT_HIGH_ACT ? 0 : 1;
1086
1087         c_sync = sync & FB_SYNC_COMP_HIGH_ACT ? (1 << 4) : 0;
1088
1089         crtc->gen_cntl = 0x3000000L | c_sync | (dst << 8);
1090
1091         crtc->h_total = h_total | (h_disp << 16);
1092         crtc->v_total = v_total | (v_disp << 16);
1093
1094         crtc->h_sync_strt_wid = h_sync_strt | (h_sync_wid << 16) |
1095                 (h_sync_pol << 23);
1096         crtc->v_sync_strt_wid = v_sync_strt | (v_sync_wid << 16) |
1097                 (v_sync_pol << 23);
1098
1099         crtc->pitch = vxres >> 3;
1100
1101         crtc->offset = 0;
1102
1103         if ((var->activate & FB_ACTIVATE_MASK) == FB_ACTIVATE_NOW)
1104                 crtc->offset_cntl = 0x00010000;
1105         else
1106                 crtc->offset_cntl = 0;
1107
1108         crtc->vxres = vxres;
1109         crtc->vyres = vyres;
1110         crtc->xoffset = xoffset;
1111         crtc->yoffset = yoffset;
1112         crtc->depth = depth;
1113         crtc->bpp = bpp;
1114
1115         return 0;
1116 }
1117
1118
1119 static int aty128_pix_width_to_var(int pix_width, struct fb_var_screeninfo *var)
1120 {
1121
1122         /* fill in pixel info */
1123         var->red.msb_right = 0;
1124         var->green.msb_right = 0;
1125         var->blue.offset = 0;
1126         var->blue.msb_right = 0;
1127         var->transp.offset = 0;
1128         var->transp.length = 0;
1129         var->transp.msb_right = 0;
1130         switch (pix_width) {
1131         case CRTC_PIX_WIDTH_8BPP:
1132                 var->bits_per_pixel = 8;
1133                 var->red.offset = 0;
1134                 var->red.length = 8;
1135                 var->green.offset = 0;
1136                 var->green.length = 8;
1137                 var->blue.length = 8;
1138                 break;
1139         case CRTC_PIX_WIDTH_15BPP:
1140                 var->bits_per_pixel = 16;
1141                 var->red.offset = 10;
1142                 var->red.length = 5;
1143                 var->green.offset = 5;
1144                 var->green.length = 5;
1145                 var->blue.length = 5;
1146                 break;
1147         case CRTC_PIX_WIDTH_16BPP:
1148                 var->bits_per_pixel = 16;
1149                 var->red.offset = 11;
1150                 var->red.length = 5;
1151                 var->green.offset = 5;
1152                 var->green.length = 6;
1153                 var->blue.length = 5;
1154                 break;
1155         case CRTC_PIX_WIDTH_24BPP:
1156                 var->bits_per_pixel = 24;
1157                 var->red.offset = 16;
1158                 var->red.length = 8;
1159                 var->green.offset = 8;
1160                 var->green.length = 8;
1161                 var->blue.length = 8;
1162                 break;
1163         case CRTC_PIX_WIDTH_32BPP:
1164                 var->bits_per_pixel = 32;
1165                 var->red.offset = 16;
1166                 var->red.length = 8;
1167                 var->green.offset = 8;
1168                 var->green.length = 8;
1169                 var->blue.length = 8;
1170                 var->transp.offset = 24;
1171                 var->transp.length = 8;
1172                 break;
1173         default:
1174                 printk(KERN_ERR "aty128fb: Invalid pixel width\n");
1175                 return -EINVAL;
1176         }
1177
1178         return 0;
1179 }
1180
1181
1182 static int aty128_crtc_to_var(const struct aty128_crtc *crtc,
1183                               struct fb_var_screeninfo *var)
1184 {
1185         u32 xres, yres, left, right, upper, lower, hslen, vslen, sync;
1186         u32 h_total, h_disp, h_sync_strt, h_sync_dly, h_sync_wid, h_sync_pol;
1187         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1188         u32 pix_width;
1189
1190         /* fun with masking */
1191         h_total     = crtc->h_total & 0x1ff;
1192         h_disp      = (crtc->h_total >> 16) & 0xff;
1193         h_sync_strt = (crtc->h_sync_strt_wid >> 3) & 0x1ff;
1194         h_sync_dly  = crtc->h_sync_strt_wid & 0x7;
1195         h_sync_wid  = (crtc->h_sync_strt_wid >> 16) & 0x3f;
1196         h_sync_pol  = (crtc->h_sync_strt_wid >> 23) & 0x1;
1197         v_total     = crtc->v_total & 0x7ff;
1198         v_disp      = (crtc->v_total >> 16) & 0x7ff;
1199         v_sync_strt = crtc->v_sync_strt_wid & 0x7ff;
1200         v_sync_wid  = (crtc->v_sync_strt_wid >> 16) & 0x1f;
1201         v_sync_pol  = (crtc->v_sync_strt_wid >> 23) & 0x1;
1202         c_sync      = crtc->gen_cntl & CRTC_CSYNC_EN ? 1 : 0;
1203         pix_width   = crtc->gen_cntl & CRTC_PIX_WIDTH_MASK;
1204
1205         /* do conversions */
1206         xres  = (h_disp + 1) << 3;
1207         yres  = v_disp + 1;
1208         left  = ((h_total - h_sync_strt - h_sync_wid) << 3) - h_sync_dly;
1209         right = ((h_sync_strt - h_disp) << 3) + h_sync_dly;
1210         hslen = h_sync_wid << 3;
1211         upper = v_total - v_sync_strt - v_sync_wid;
1212         lower = v_sync_strt - v_disp;
1213         vslen = v_sync_wid;
1214         sync  = (h_sync_pol ? 0 : FB_SYNC_HOR_HIGH_ACT) |
1215                 (v_sync_pol ? 0 : FB_SYNC_VERT_HIGH_ACT) |
1216                 (c_sync ? FB_SYNC_COMP_HIGH_ACT : 0);
1217
1218         aty128_pix_width_to_var(pix_width, var);
1219
1220         var->xres = xres;
1221         var->yres = yres;
1222         var->xres_virtual = crtc->vxres;
1223         var->yres_virtual = crtc->vyres;
1224         var->xoffset = crtc->xoffset;
1225         var->yoffset = crtc->yoffset;
1226         var->left_margin  = left;
1227         var->right_margin = right;
1228         var->upper_margin = upper;
1229         var->lower_margin = lower;
1230         var->hsync_len = hslen;
1231         var->vsync_len = vslen;
1232         var->sync  = sync;
1233         var->vmode = FB_VMODE_NONINTERLACED;
1234
1235         return 0;
1236 }
1237
1238 static void aty128_set_crt_enable(struct aty128fb_par *par, int on)
1239 {
1240         if (on) {
1241                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) | CRT_CRTC_ON);
1242                 aty_st_le32(DAC_CNTL, (aty_ld_le32(DAC_CNTL) | DAC_PALETTE2_SNOOP_EN));
1243         } else
1244                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) & ~CRT_CRTC_ON);
1245 }
1246
1247 static void aty128_set_lcd_enable(struct aty128fb_par *par, int on)
1248 {
1249         u32 reg;
1250 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1251         struct fb_info *info = pci_get_drvdata(par->pdev);
1252 #endif
1253
1254         if (on) {
1255                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1256                 reg |= LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION;
1257                 reg &= ~LVDS_DISPLAY_DIS;
1258                 aty_st_le32(LVDS_GEN_CNTL, reg);
1259 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1260                 mutex_lock(&info->bl_mutex);
1261                 if (info->bl_dev) {
1262                         down(&info->bl_dev->sem);
1263                         info->bl_dev->props->update_status(info->bl_dev);
1264                         up(&info->bl_dev->sem);
1265                 }
1266                 mutex_unlock(&info->bl_mutex);
1267 #endif
1268         } else {
1269 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1270                 mutex_lock(&info->bl_mutex);
1271                 if (info->bl_dev) {
1272                         down(&info->bl_dev->sem);
1273                         info->bl_dev->props->brightness = 0;
1274                         info->bl_dev->props->power = FB_BLANK_POWERDOWN;
1275                         info->bl_dev->props->update_status(info->bl_dev);
1276                         up(&info->bl_dev->sem);
1277                 }
1278                 mutex_unlock(&info->bl_mutex);
1279 #endif
1280                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1281                 reg |= LVDS_DISPLAY_DIS;
1282                 aty_st_le32(LVDS_GEN_CNTL, reg);
1283                 mdelay(100);
1284                 reg &= ~(LVDS_ON /*| LVDS_EN*/);
1285                 aty_st_le32(LVDS_GEN_CNTL, reg);
1286         }
1287 }
1288
1289 static void aty128_set_pll(struct aty128_pll *pll, const struct aty128fb_par *par)
1290 {
1291         u32 div3;
1292
1293         unsigned char post_conv[] =     /* register values for post dividers */
1294         { 2, 0, 1, 4, 2, 2, 6, 2, 3, 2, 2, 2, 7 };
1295
1296         /* select PPLL_DIV_3 */
1297         aty_st_le32(CLOCK_CNTL_INDEX, aty_ld_le32(CLOCK_CNTL_INDEX) | (3 << 8));
1298
1299         /* reset PLL */
1300         aty_st_pll(PPLL_CNTL,
1301                    aty_ld_pll(PPLL_CNTL) | PPLL_RESET | PPLL_ATOMIC_UPDATE_EN);
1302
1303         /* write the reference divider */
1304         aty_pll_wait_readupdate(par);
1305         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider & 0x3ff);
1306         aty_pll_writeupdate(par);
1307
1308         div3 = aty_ld_pll(PPLL_DIV_3);
1309         div3 &= ~PPLL_FB3_DIV_MASK;
1310         div3 |= pll->feedback_divider;
1311         div3 &= ~PPLL_POST3_DIV_MASK;
1312         div3 |= post_conv[pll->post_divider] << 16;
1313
1314         /* write feedback and post dividers */
1315         aty_pll_wait_readupdate(par);
1316         aty_st_pll(PPLL_DIV_3, div3);
1317         aty_pll_writeupdate(par);
1318
1319         aty_pll_wait_readupdate(par);
1320         aty_st_pll(HTOTAL_CNTL, 0);     /* no horiz crtc adjustment */
1321         aty_pll_writeupdate(par);
1322
1323         /* clear the reset, just in case */
1324         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~PPLL_RESET);
1325 }
1326
1327
1328 static int aty128_var_to_pll(u32 period_in_ps, struct aty128_pll *pll,
1329                              const struct aty128fb_par *par)
1330 {
1331         const struct aty128_constants c = par->constants;
1332         unsigned char post_dividers[] = {1,2,4,8,3,6,12};
1333         u32 output_freq;
1334         u32 vclk;        /* in .01 MHz */
1335         int i = 0;
1336         u32 n, d;
1337
1338         vclk = 100000000 / period_in_ps;        /* convert units to 10 kHz */
1339
1340         /* adjust pixel clock if necessary */
1341         if (vclk > c.ppll_max)
1342                 vclk = c.ppll_max;
1343         if (vclk * 12 < c.ppll_min)
1344                 vclk = c.ppll_min/12;
1345
1346         /* now, find an acceptable divider */
1347         for (i = 0; i < sizeof(post_dividers); i++) {
1348                 output_freq = post_dividers[i] * vclk;
1349                 if (output_freq >= c.ppll_min && output_freq <= c.ppll_max) {
1350                         pll->post_divider = post_dividers[i];
1351                         break;
1352                 }
1353         }
1354
1355         /* calculate feedback divider */
1356         n = c.ref_divider * output_freq;
1357         d = c.ref_clk;
1358
1359         pll->feedback_divider = round_div(n, d);
1360         pll->vclk = vclk;
1361
1362         DBG("post %d feedback %d vlck %d output %d ref_divider %d "
1363             "vclk_per: %d\n", pll->post_divider,
1364             pll->feedback_divider, vclk, output_freq,
1365             c.ref_divider, period_in_ps);
1366
1367         return 0;
1368 }
1369
1370
1371 static int aty128_pll_to_var(const struct aty128_pll *pll, struct fb_var_screeninfo *var)
1372 {
1373         var->pixclock = 100000000 / pll->vclk;
1374
1375         return 0;
1376 }
1377
1378
1379 static void aty128_set_fifo(const struct aty128_ddafifo *dsp,
1380                             const struct aty128fb_par *par)
1381 {
1382         aty_st_le32(DDA_CONFIG, dsp->dda_config);
1383         aty_st_le32(DDA_ON_OFF, dsp->dda_on_off);
1384 }
1385
1386
1387 static int aty128_ddafifo(struct aty128_ddafifo *dsp,
1388                           const struct aty128_pll *pll,
1389                           u32 depth,
1390                           const struct aty128fb_par *par)
1391 {
1392         const struct aty128_meminfo *m = par->mem;
1393         u32 xclk = par->constants.xclk;
1394         u32 fifo_width = par->constants.fifo_width;
1395         u32 fifo_depth = par->constants.fifo_depth;
1396         s32 x, b, p, ron, roff;
1397         u32 n, d, bpp;
1398
1399         /* round up to multiple of 8 */
1400         bpp = (depth+7) & ~7;
1401
1402         n = xclk * fifo_width;
1403         d = pll->vclk * bpp;
1404         x = round_div(n, d);
1405
1406         ron = 4 * m->MB +
1407                 3 * ((m->Trcd - 2 > 0) ? m->Trcd - 2 : 0) +
1408                 2 * m->Trp +
1409                 m->Twr +
1410                 m->CL +
1411                 m->Tr2w +
1412                 x;
1413
1414         DBG("x %x\n", x);
1415
1416         b = 0;
1417         while (x) {
1418                 x >>= 1;
1419                 b++;
1420         }
1421         p = b + 1;
1422
1423         ron <<= (11 - p);
1424
1425         n <<= (11 - p);
1426         x = round_div(n, d);
1427         roff = x * (fifo_depth - 4);
1428
1429         if ((ron + m->Rloop) >= roff) {
1430                 printk(KERN_ERR "aty128fb: Mode out of range!\n");
1431                 return -EINVAL;
1432         }
1433
1434         DBG("p: %x rloop: %x x: %x ron: %x roff: %x\n",
1435             p, m->Rloop, x, ron, roff);
1436
1437         dsp->dda_config = p << 16 | m->Rloop << 20 | x;
1438         dsp->dda_on_off = ron << 16 | roff;
1439
1440         return 0;
1441 }
1442
1443
1444 /*
1445  * This actually sets the video mode.
1446  */
1447 static int aty128fb_set_par(struct fb_info *info)
1448 {
1449         struct aty128fb_par *par = info->par;
1450         u32 config;
1451         int err;
1452
1453         if ((err = aty128_decode_var(&info->var, par)) != 0)
1454                 return err;
1455
1456         if (par->blitter_may_be_busy)
1457                 wait_for_idle(par);
1458
1459         /* clear all registers that may interfere with mode setting */
1460         aty_st_le32(OVR_CLR, 0);
1461         aty_st_le32(OVR_WID_LEFT_RIGHT, 0);
1462         aty_st_le32(OVR_WID_TOP_BOTTOM, 0);
1463         aty_st_le32(OV0_SCALE_CNTL, 0);
1464         aty_st_le32(MPP_TB_CONFIG, 0);
1465         aty_st_le32(MPP_GP_CONFIG, 0);
1466         aty_st_le32(SUBPIC_CNTL, 0);
1467         aty_st_le32(VIPH_CONTROL, 0);
1468         aty_st_le32(I2C_CNTL_1, 0);         /* turn off i2c */
1469         aty_st_le32(GEN_INT_CNTL, 0);   /* turn off interrupts */
1470         aty_st_le32(CAP0_TRIG_CNTL, 0);
1471         aty_st_le32(CAP1_TRIG_CNTL, 0);
1472
1473         aty_st_8(CRTC_EXT_CNTL + 1, 4); /* turn video off */
1474
1475         aty128_set_crtc(&par->crtc, par);
1476         aty128_set_pll(&par->pll, par);
1477         aty128_set_fifo(&par->fifo_reg, par);
1478
1479         config = aty_ld_le32(CONFIG_CNTL) & ~3;
1480
1481 #if defined(__BIG_ENDIAN)
1482         if (par->crtc.bpp == 32)
1483                 config |= 2;    /* make aperture do 32 bit swapping */
1484         else if (par->crtc.bpp == 16)
1485                 config |= 1;    /* make aperture do 16 bit swapping */
1486 #endif
1487
1488         aty_st_le32(CONFIG_CNTL, config);
1489         aty_st_8(CRTC_EXT_CNTL + 1, 0); /* turn the video back on */
1490
1491         info->fix.line_length = (par->crtc.vxres * par->crtc.bpp) >> 3;
1492         info->fix.visual = par->crtc.bpp == 8 ? FB_VISUAL_PSEUDOCOLOR
1493                 : FB_VISUAL_DIRECTCOLOR;
1494
1495         if (par->chip_gen == rage_M3) {
1496                 aty128_set_crt_enable(par, par->crt_on);
1497                 aty128_set_lcd_enable(par, par->lcd_on);
1498         }
1499         if (par->accel_flags & FB_ACCELF_TEXT)
1500                 aty128_init_engine(par);
1501
1502 #ifdef CONFIG_BOOTX_TEXT
1503         btext_update_display(info->fix.smem_start,
1504                              (((par->crtc.h_total>>16) & 0xff)+1)*8,
1505                              ((par->crtc.v_total>>16) & 0x7ff)+1,
1506                              par->crtc.bpp,
1507                              par->crtc.vxres*par->crtc.bpp/8);
1508 #endif /* CONFIG_BOOTX_TEXT */
1509
1510         return 0;
1511 }
1512
1513 /*
1514  *  encode/decode the User Defined Part of the Display
1515  */
1516
1517 static int aty128_decode_var(struct fb_var_screeninfo *var, struct aty128fb_par *par)
1518 {
1519         int err;
1520         struct aty128_crtc crtc;
1521         struct aty128_pll pll;
1522         struct aty128_ddafifo fifo_reg;
1523
1524         if ((err = aty128_var_to_crtc(var, &crtc, par)))
1525                 return err;
1526
1527         if ((err = aty128_var_to_pll(var->pixclock, &pll, par)))
1528                 return err;
1529
1530         if ((err = aty128_ddafifo(&fifo_reg, &pll, crtc.depth, par)))
1531                 return err;
1532
1533         par->crtc = crtc;
1534         par->pll = pll;
1535         par->fifo_reg = fifo_reg;
1536         par->accel_flags = var->accel_flags;
1537
1538         return 0;
1539 }
1540
1541
1542 static int aty128_encode_var(struct fb_var_screeninfo *var,
1543                              const struct aty128fb_par *par)
1544 {
1545         int err;
1546
1547         if ((err = aty128_crtc_to_var(&par->crtc, var)))
1548                 return err;
1549
1550         if ((err = aty128_pll_to_var(&par->pll, var)))
1551                 return err;
1552
1553         var->nonstd = 0;
1554         var->activate = 0;
1555
1556         var->height = -1;
1557         var->width = -1;
1558         var->accel_flags = par->accel_flags;
1559
1560         return 0;
1561 }
1562
1563
1564 static int aty128fb_check_var(struct fb_var_screeninfo *var, struct fb_info *info)
1565 {
1566         struct aty128fb_par par;
1567         int err;
1568
1569         par = *(struct aty128fb_par *)info->par;
1570         if ((err = aty128_decode_var(var, &par)) != 0)
1571                 return err;
1572         aty128_encode_var(var, &par);
1573         return 0;
1574 }
1575
1576
1577 /*
1578  *  Pan or Wrap the Display
1579  */
1580 static int aty128fb_pan_display(struct fb_var_screeninfo *var, struct fb_info *fb)
1581 {
1582         struct aty128fb_par *par = fb->par;
1583         u32 xoffset, yoffset;
1584         u32 offset;
1585         u32 xres, yres;
1586
1587         xres = (((par->crtc.h_total >> 16) & 0xff) + 1) << 3;
1588         yres = ((par->crtc.v_total >> 16) & 0x7ff) + 1;
1589
1590         xoffset = (var->xoffset +7) & ~7;
1591         yoffset = var->yoffset;
1592
1593         if (xoffset+xres > par->crtc.vxres || yoffset+yres > par->crtc.vyres)
1594                 return -EINVAL;
1595
1596         par->crtc.xoffset = xoffset;
1597         par->crtc.yoffset = yoffset;
1598
1599         offset = ((yoffset * par->crtc.vxres + xoffset)*(par->crtc.bpp >> 3)) & ~7;
1600
1601         if (par->crtc.bpp == 24)
1602                 offset += 8 * (offset % 3); /* Must be multiple of 8 and 3 */
1603
1604         aty_st_le32(CRTC_OFFSET, offset);
1605
1606         return 0;
1607 }
1608
1609
1610 /*
1611  *  Helper function to store a single palette register
1612  */
1613 static void aty128_st_pal(u_int regno, u_int red, u_int green, u_int blue,
1614                           struct aty128fb_par *par)
1615 {
1616         if (par->chip_gen == rage_M3) {
1617 #if 0
1618                 /* Note: For now, on M3, we set palette on both heads, which may
1619                  * be useless. Can someone with a M3 check this ?
1620                  *
1621                  * This code would still be useful if using the second CRTC to
1622                  * do mirroring
1623                  */
1624
1625                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PALETTE_ACCESS_CNTL);
1626                 aty_st_8(PALETTE_INDEX, regno);
1627                 aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1628 #endif
1629                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & ~DAC_PALETTE_ACCESS_CNTL);
1630         }
1631
1632         aty_st_8(PALETTE_INDEX, regno);
1633         aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1634 }
1635
1636 static int aty128fb_sync(struct fb_info *info)
1637 {
1638         struct aty128fb_par *par = info->par;
1639
1640         if (par->blitter_may_be_busy)
1641                 wait_for_idle(par);
1642         return 0;
1643 }
1644
1645 #ifndef MODULE
1646 static int __devinit aty128fb_setup(char *options)
1647 {
1648         char *this_opt;
1649
1650         if (!options || !*options)
1651                 return 0;
1652
1653         while ((this_opt = strsep(&options, ",")) != NULL) {
1654                 if (!strncmp(this_opt, "lcd:", 4)) {
1655                         default_lcd_on = simple_strtoul(this_opt+4, NULL, 0);
1656                         continue;
1657                 } else if (!strncmp(this_opt, "crt:", 4)) {
1658                         default_crt_on = simple_strtoul(this_opt+4, NULL, 0);
1659                         continue;
1660                 }
1661 #ifdef CONFIG_MTRR
1662                 if(!strncmp(this_opt, "nomtrr", 6)) {
1663                         mtrr = 0;
1664                         continue;
1665                 }
1666 #endif
1667 #ifdef CONFIG_PPC_PMAC
1668                 /* vmode and cmode deprecated */
1669                 if (!strncmp(this_opt, "vmode:", 6)) {
1670                         unsigned int vmode = simple_strtoul(this_opt+6, NULL, 0);
1671                         if (vmode > 0 && vmode <= VMODE_MAX)
1672                                 default_vmode = vmode;
1673                         continue;
1674                 } else if (!strncmp(this_opt, "cmode:", 6)) {
1675                         unsigned int cmode = simple_strtoul(this_opt+6, NULL, 0);
1676                         switch (cmode) {
1677                         case 0:
1678                         case 8:
1679                                 default_cmode = CMODE_8;
1680                                 break;
1681                         case 15:
1682                         case 16:
1683                                 default_cmode = CMODE_16;
1684                                 break;
1685                         case 24:
1686                         case 32:
1687                                 default_cmode = CMODE_32;
1688                                 break;
1689                         }
1690                         continue;
1691                 }
1692 #endif /* CONFIG_PPC_PMAC */
1693                 mode_option = this_opt;
1694         }
1695         return 0;
1696 }
1697 #endif  /*  MODULE  */
1698
1699 /* Backlight */
1700 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1701 #define MAX_LEVEL 0xFF
1702
1703 static struct backlight_properties aty128_bl_data;
1704
1705 static int aty128_bl_get_level_brightness(struct aty128fb_par *par,
1706                 int level)
1707 {
1708         struct fb_info *info = pci_get_drvdata(par->pdev);
1709         int atylevel;
1710
1711         /* Get and convert the value */
1712         mutex_lock(&info->bl_mutex);
1713         atylevel = MAX_LEVEL -
1714                 (info->bl_curve[level] * FB_BACKLIGHT_MAX / MAX_LEVEL);
1715         mutex_unlock(&info->bl_mutex);
1716
1717         if (atylevel < 0)
1718                 atylevel = 0;
1719         else if (atylevel > MAX_LEVEL)
1720                 atylevel = MAX_LEVEL;
1721
1722         return atylevel;
1723 }
1724
1725 /* We turn off the LCD completely instead of just dimming the backlight.
1726  * This provides greater power saving and the display is useless without
1727  * backlight anyway
1728  */
1729 #define BACKLIGHT_LVDS_OFF
1730 /* That one prevents proper CRT output with LCD off */
1731 #undef BACKLIGHT_DAC_OFF
1732
1733 static int aty128_bl_update_status(struct backlight_device *bd)
1734 {
1735         struct aty128fb_par *par = class_get_devdata(&bd->class_dev);
1736         unsigned int reg = aty_ld_le32(LVDS_GEN_CNTL);
1737         int level;
1738
1739         if (bd->props->power != FB_BLANK_UNBLANK ||
1740             bd->props->fb_blank != FB_BLANK_UNBLANK ||
1741             !par->lcd_on)
1742                 level = 0;
1743         else
1744                 level = bd->props->brightness;
1745
1746         reg |= LVDS_BL_MOD_EN | LVDS_BLON;
1747         if (level > 0) {
1748                 reg |= LVDS_DIGION;
1749                 if (!(reg & LVDS_ON)) {
1750                         reg &= ~LVDS_BLON;
1751                         aty_st_le32(LVDS_GEN_CNTL, reg);
1752                         aty_ld_le32(LVDS_GEN_CNTL);
1753                         mdelay(10);
1754                         reg |= LVDS_BLON;
1755                         aty_st_le32(LVDS_GEN_CNTL, reg);
1756                 }
1757                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1758                 reg |= (aty128_bl_get_level_brightness(par, level) << LVDS_BL_MOD_LEVEL_SHIFT);
1759 #ifdef BACKLIGHT_LVDS_OFF
1760                 reg |= LVDS_ON | LVDS_EN;
1761                 reg &= ~LVDS_DISPLAY_DIS;
1762 #endif
1763                 aty_st_le32(LVDS_GEN_CNTL, reg);
1764 #ifdef BACKLIGHT_DAC_OFF
1765                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & (~DAC_PDWN));
1766 #endif
1767         } else {
1768                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1769                 reg |= (aty128_bl_get_level_brightness(par, 0) << LVDS_BL_MOD_LEVEL_SHIFT);
1770 #ifdef BACKLIGHT_LVDS_OFF
1771                 reg |= LVDS_DISPLAY_DIS;
1772                 aty_st_le32(LVDS_GEN_CNTL, reg);
1773                 aty_ld_le32(LVDS_GEN_CNTL);
1774                 udelay(10);
1775                 reg &= ~(LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION);
1776 #endif
1777                 aty_st_le32(LVDS_GEN_CNTL, reg);
1778 #ifdef BACKLIGHT_DAC_OFF
1779                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PDWN);
1780 #endif
1781         }
1782
1783         return 0;
1784 }
1785
1786 static int aty128_bl_get_brightness(struct backlight_device *bd)
1787 {
1788         return bd->props->brightness;
1789 }
1790
1791 static struct backlight_properties aty128_bl_data = {
1792         .owner          = THIS_MODULE,
1793         .get_brightness = aty128_bl_get_brightness,
1794         .update_status  = aty128_bl_update_status,
1795         .max_brightness = (FB_BACKLIGHT_LEVELS - 1),
1796 };
1797
1798 static void aty128_bl_init(struct aty128fb_par *par)
1799 {
1800         struct fb_info *info = pci_get_drvdata(par->pdev);
1801         struct backlight_device *bd;
1802         char name[12];
1803
1804         /* Could be extended to Rage128Pro LVDS output too */
1805         if (par->chip_gen != rage_M3)
1806                 return;
1807
1808 #ifdef CONFIG_PMAC_BACKLIGHT
1809         if (!pmac_has_backlight_type("ati"))
1810                 return;
1811 #endif
1812
1813         snprintf(name, sizeof(name), "aty128bl%d", info->node);
1814
1815         bd = backlight_device_register(name, par, &aty128_bl_data);
1816         if (IS_ERR(bd)) {
1817                 info->bl_dev = NULL;
1818                 printk("aty128: Backlight registration failed\n");
1819                 goto error;
1820         }
1821
1822         mutex_lock(&info->bl_mutex);
1823         info->bl_dev = bd;
1824         fb_bl_default_curve(info, 0,
1825                  63 * FB_BACKLIGHT_MAX / MAX_LEVEL,
1826                 219 * FB_BACKLIGHT_MAX / MAX_LEVEL);
1827         mutex_unlock(&info->bl_mutex);
1828
1829         up(&bd->sem);
1830         bd->props->brightness = aty128_bl_data.max_brightness;
1831         bd->props->power = FB_BLANK_UNBLANK;
1832         bd->props->update_status(bd);
1833         down(&bd->sem);
1834
1835 #ifdef CONFIG_PMAC_BACKLIGHT
1836         mutex_lock(&pmac_backlight_mutex);
1837         if (!pmac_backlight)
1838                 pmac_backlight = bd;
1839         mutex_unlock(&pmac_backlight_mutex);
1840 #endif
1841
1842         printk("aty128: Backlight initialized (%s)\n", name);
1843
1844         return;
1845
1846 error:
1847         return;
1848 }
1849
1850 static void aty128_bl_exit(struct aty128fb_par *par)
1851 {
1852         struct fb_info *info = pci_get_drvdata(par->pdev);
1853
1854 #ifdef CONFIG_PMAC_BACKLIGHT
1855         mutex_lock(&pmac_backlight_mutex);
1856 #endif
1857
1858         mutex_lock(&info->bl_mutex);
1859         if (info->bl_dev) {
1860 #ifdef CONFIG_PMAC_BACKLIGHT
1861                 if (pmac_backlight == info->bl_dev)
1862                         pmac_backlight = NULL;
1863 #endif
1864
1865                 backlight_device_unregister(info->bl_dev);
1866                 info->bl_dev = NULL;
1867
1868                 printk("aty128: Backlight unloaded\n");
1869         }
1870         mutex_unlock(&info->bl_mutex);
1871
1872 #ifdef CONFIG_PMAC_BACKLIGHT
1873         mutex_unlock(&pmac_backlight_mutex);
1874 #endif
1875 }
1876 #endif /* CONFIG_FB_ATY128_BACKLIGHT */
1877
1878 /*
1879  *  Initialisation
1880  */
1881
1882 #ifdef CONFIG_PPC_PMAC
1883 static void aty128_early_resume(void *data)
1884 {
1885         struct aty128fb_par *par = data;
1886
1887         if (try_acquire_console_sem())
1888                 return;
1889         aty128_do_resume(par->pdev);
1890         release_console_sem();
1891 }
1892 #endif /* CONFIG_PPC_PMAC */
1893
1894 static int __devinit aty128_init(struct pci_dev *pdev, const struct pci_device_id *ent)
1895 {
1896         struct fb_info *info = pci_get_drvdata(pdev);
1897         struct aty128fb_par *par = info->par;
1898         struct fb_var_screeninfo var;
1899         char video_card[DEVICE_NAME_SIZE];
1900         u8 chip_rev;
1901         u32 dac;
1902
1903         if (!par->vram_size)    /* may have already been probed */
1904                 par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
1905
1906         /* Get the chip revision */
1907         chip_rev = (aty_ld_le32(CONFIG_CNTL) >> 16) & 0x1F;
1908
1909         strcpy(video_card, "Rage128 XX ");
1910         video_card[8] = ent->device >> 8;
1911         video_card[9] = ent->device & 0xFF;
1912
1913         /* range check to make sure */
1914         if (ent->driver_data < ARRAY_SIZE(r128_family))
1915             strncat(video_card, r128_family[ent->driver_data], sizeof(video_card));
1916
1917         printk(KERN_INFO "aty128fb: %s [chip rev 0x%x] ", video_card, chip_rev);
1918
1919         if (par->vram_size % (1024 * 1024) == 0)
1920                 printk("%dM %s\n", par->vram_size / (1024*1024), par->mem->name);
1921         else
1922                 printk("%dk %s\n", par->vram_size / 1024, par->mem->name);
1923
1924         par->chip_gen = ent->driver_data;
1925
1926         /* fill in info */
1927         info->fbops = &aty128fb_ops;
1928         info->flags = FBINFO_FLAG_DEFAULT;
1929
1930         par->lcd_on = default_lcd_on;
1931         par->crt_on = default_crt_on;
1932
1933         var = default_var;
1934 #ifdef CONFIG_PPC_PMAC
1935         if (machine_is(powermac)) {
1936                 /* Indicate sleep capability */
1937                 if (par->chip_gen == rage_M3) {
1938                         pmac_call_feature(PMAC_FTR_DEVICE_CAN_WAKE, NULL, 0, 1);
1939                         pmac_set_early_video_resume(aty128_early_resume, par);
1940                 }
1941
1942                 /* Find default mode */
1943                 if (mode_option) {
1944                         if (!mac_find_mode(&var, info, mode_option, 8))
1945                                 var = default_var;
1946                 } else {
1947                         if (default_vmode <= 0 || default_vmode > VMODE_MAX)
1948                                 default_vmode = VMODE_1024_768_60;
1949
1950                         /* iMacs need that resolution
1951                          * PowerMac2,1 first r128 iMacs
1952                          * PowerMac2,2 summer 2000 iMacs
1953                          * PowerMac4,1 january 2001 iMacs "flower power"
1954                          */
1955                         if (machine_is_compatible("PowerMac2,1") ||
1956                             machine_is_compatible("PowerMac2,2") ||
1957                             machine_is_compatible("PowerMac4,1"))
1958                                 default_vmode = VMODE_1024_768_75;
1959
1960                         /* iBook SE */
1961                         if (machine_is_compatible("PowerBook2,2"))
1962                                 default_vmode = VMODE_800_600_60;
1963
1964                         /* PowerBook Firewire (Pismo), iBook Dual USB */
1965                         if (machine_is_compatible("PowerBook3,1") ||
1966                             machine_is_compatible("PowerBook4,1"))
1967                                 default_vmode = VMODE_1024_768_60;
1968
1969                         /* PowerBook Titanium */
1970                         if (machine_is_compatible("PowerBook3,2"))
1971                                 default_vmode = VMODE_1152_768_60;
1972
1973                         if (default_cmode > 16)
1974                             default_cmode = CMODE_32;
1975                         else if (default_cmode > 8)
1976                             default_cmode = CMODE_16;
1977                         else
1978                             default_cmode = CMODE_8;
1979
1980                         if (mac_vmode_to_var(default_vmode, default_cmode, &var))
1981                                 var = default_var;
1982                 }
1983         } else
1984 #endif /* CONFIG_PPC_PMAC */
1985         {
1986                 if (mode_option)
1987                         if (fb_find_mode(&var, info, mode_option, NULL,
1988                                          0, &defaultmode, 8) == 0)
1989                                 var = default_var;
1990         }
1991
1992         var.accel_flags &= ~FB_ACCELF_TEXT;
1993 //      var.accel_flags |= FB_ACCELF_TEXT;/* FIXME Will add accel later */
1994
1995         if (aty128fb_check_var(&var, info)) {
1996                 printk(KERN_ERR "aty128fb: Cannot set default mode.\n");
1997                 return 0;
1998         }
1999
2000         /* setup the DAC the way we like it */
2001         dac = aty_ld_le32(DAC_CNTL);
2002         dac |= (DAC_8BIT_EN | DAC_RANGE_CNTL);
2003         dac |= DAC_MASK;
2004         if (par->chip_gen == rage_M3)
2005                 dac |= DAC_PALETTE2_SNOOP_EN;
2006         aty_st_le32(DAC_CNTL, dac);
2007
2008         /* turn off bus mastering, just in case */
2009         aty_st_le32(BUS_CNTL, aty_ld_le32(BUS_CNTL) | BUS_MASTER_DIS);
2010
2011         info->var = var;
2012         fb_alloc_cmap(&info->cmap, 256, 0);
2013
2014         var.activate = FB_ACTIVATE_NOW;
2015
2016         aty128_init_engine(par);
2017
2018         if (register_framebuffer(info) < 0)
2019                 return 0;
2020
2021         par->pm_reg = pci_find_capability(pdev, PCI_CAP_ID_PM);
2022         par->pdev = pdev;
2023         par->asleep = 0;
2024         par->lock_blank = 0;
2025
2026 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2027         aty128_bl_init(par);
2028 #endif
2029
2030         printk(KERN_INFO "fb%d: %s frame buffer device on %s\n",
2031                info->node, info->fix.id, video_card);
2032
2033         return 1;       /* success! */
2034 }
2035
2036 #ifdef CONFIG_PCI
2037 /* register a card    ++ajoshi */
2038 static int __devinit aty128_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
2039 {
2040         unsigned long fb_addr, reg_addr;
2041         struct aty128fb_par *par;
2042         struct fb_info *info;
2043         int err;
2044 #ifndef __sparc__
2045         void __iomem *bios = NULL;
2046 #endif
2047
2048         /* Enable device in PCI config */
2049         if ((err = pci_enable_device(pdev))) {
2050                 printk(KERN_ERR "aty128fb: Cannot enable PCI device: %d\n",
2051                                 err);
2052                 return -ENODEV;
2053         }
2054
2055         fb_addr = pci_resource_start(pdev, 0);
2056         if (!request_mem_region(fb_addr, pci_resource_len(pdev, 0),
2057                                 "aty128fb FB")) {
2058                 printk(KERN_ERR "aty128fb: cannot reserve frame "
2059                                 "buffer memory\n");
2060                 return -ENODEV;
2061         }
2062
2063         reg_addr = pci_resource_start(pdev, 2);
2064         if (!request_mem_region(reg_addr, pci_resource_len(pdev, 2),
2065                                 "aty128fb MMIO")) {
2066                 printk(KERN_ERR "aty128fb: cannot reserve MMIO region\n");
2067                 goto err_free_fb;
2068         }
2069
2070         /* We have the resources. Now virtualize them */
2071         info = framebuffer_alloc(sizeof(struct aty128fb_par), &pdev->dev);
2072         if (info == NULL) {
2073                 printk(KERN_ERR "aty128fb: can't alloc fb_info_aty128\n");
2074                 goto err_free_mmio;
2075         }
2076         par = info->par;
2077
2078         info->pseudo_palette = par->pseudo_palette;
2079         info->fix = aty128fb_fix;
2080
2081         /* Virtualize mmio region */
2082         info->fix.mmio_start = reg_addr;
2083         par->regbase = ioremap(reg_addr, pci_resource_len(pdev, 2));
2084         if (!par->regbase)
2085                 goto err_free_info;
2086
2087         /* Grab memory size from the card */
2088         // How does this relate to the resource length from the PCI hardware?
2089         par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
2090
2091         /* Virtualize the framebuffer */
2092         info->screen_base = ioremap(fb_addr, par->vram_size);
2093         if (!info->screen_base)
2094                 goto err_unmap_out;
2095
2096         /* Set up info->fix */
2097         info->fix = aty128fb_fix;
2098         info->fix.smem_start = fb_addr;
2099         info->fix.smem_len = par->vram_size;
2100         info->fix.mmio_start = reg_addr;
2101
2102         /* If we can't test scratch registers, something is seriously wrong */
2103         if (!register_test(par)) {
2104                 printk(KERN_ERR "aty128fb: Can't write to video register!\n");
2105                 goto err_out;
2106         }
2107
2108 #ifndef __sparc__
2109         bios = aty128_map_ROM(par, pdev);
2110 #ifdef CONFIG_X86
2111         if (bios == NULL)
2112                 bios = aty128_find_mem_vbios(par);
2113 #endif
2114         if (bios == NULL)
2115                 printk(KERN_INFO "aty128fb: BIOS not located, guessing timings.\n");
2116         else {
2117                 printk(KERN_INFO "aty128fb: Rage128 BIOS located\n");
2118                 aty128_get_pllinfo(par, bios);
2119                 pci_unmap_rom(pdev, bios);
2120         }
2121 #endif /* __sparc__ */
2122
2123         aty128_timings(par);
2124         pci_set_drvdata(pdev, info);
2125
2126         if (!aty128_init(pdev, ent))
2127                 goto err_out;
2128
2129 #ifdef CONFIG_MTRR
2130         if (mtrr) {
2131                 par->mtrr.vram = mtrr_add(info->fix.smem_start,
2132                                 par->vram_size, MTRR_TYPE_WRCOMB, 1);
2133                 par->mtrr.vram_valid = 1;
2134                 /* let there be speed */
2135                 printk(KERN_INFO "aty128fb: Rage128 MTRR set to ON\n");
2136         }
2137 #endif /* CONFIG_MTRR */
2138         return 0;
2139
2140 err_out:
2141         iounmap(info->screen_base);
2142 err_unmap_out:
2143         iounmap(par->regbase);
2144 err_free_info:
2145         framebuffer_release(info);
2146 err_free_mmio:
2147         release_mem_region(pci_resource_start(pdev, 2),
2148                         pci_resource_len(pdev, 2));
2149 err_free_fb:
2150         release_mem_region(pci_resource_start(pdev, 0),
2151                         pci_resource_len(pdev, 0));
2152         return -ENODEV;
2153 }
2154
2155 static void __devexit aty128_remove(struct pci_dev *pdev)
2156 {
2157         struct fb_info *info = pci_get_drvdata(pdev);
2158         struct aty128fb_par *par;
2159
2160         if (!info)
2161                 return;
2162
2163         par = info->par;
2164
2165 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2166         aty128_bl_exit(par);
2167 #endif
2168
2169         unregister_framebuffer(info);
2170 #ifdef CONFIG_MTRR
2171         if (par->mtrr.vram_valid)
2172                 mtrr_del(par->mtrr.vram, info->fix.smem_start,
2173                          par->vram_size);
2174 #endif /* CONFIG_MTRR */
2175         iounmap(par->regbase);
2176         iounmap(info->screen_base);
2177
2178         release_mem_region(pci_resource_start(pdev, 0),
2179                            pci_resource_len(pdev, 0));
2180         release_mem_region(pci_resource_start(pdev, 2),
2181                            pci_resource_len(pdev, 2));
2182         framebuffer_release(info);
2183 }
2184 #endif /* CONFIG_PCI */
2185
2186
2187
2188     /*
2189      *  Blank the display.
2190      */
2191 static int aty128fb_blank(int blank, struct fb_info *fb)
2192 {
2193         struct aty128fb_par *par = fb->par;
2194         u8 state = 0;
2195
2196         if (par->lock_blank || par->asleep)
2197                 return 0;
2198
2199 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2200         if (machine_is(powermac) && blank) {
2201                 down(&fb->bl_dev->sem);
2202                 fb->bl_dev->props->power = FB_BLANK_POWERDOWN;
2203                 fb->bl_dev->props->update_status(fb->bl_dev);
2204                 up(&fb->bl_dev->sem);
2205         }
2206 #endif
2207
2208         if (blank & FB_BLANK_VSYNC_SUSPEND)
2209                 state |= 2;
2210         if (blank & FB_BLANK_HSYNC_SUSPEND)
2211                 state |= 1;
2212         if (blank & FB_BLANK_POWERDOWN)
2213                 state |= 4;
2214
2215         aty_st_8(CRTC_EXT_CNTL+1, state);
2216
2217         if (par->chip_gen == rage_M3) {
2218                 aty128_set_crt_enable(par, par->crt_on && !blank);
2219                 aty128_set_lcd_enable(par, par->lcd_on && !blank);
2220         }
2221 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2222         if (machine_is(powermac) && !blank) {
2223                 down(&fb->bl_dev->sem);
2224                 fb->bl_dev->props->power = FB_BLANK_UNBLANK;
2225                 fb->bl_dev->props->update_status(fb->bl_dev);
2226                 up(&fb->bl_dev->sem);
2227         }
2228 #endif
2229         return 0;
2230 }
2231
2232 /*
2233  *  Set a single color register. The values supplied are already
2234  *  rounded down to the hardware's capabilities (according to the
2235  *  entries in the var structure). Return != 0 for invalid regno.
2236  */
2237 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
2238                               u_int transp, struct fb_info *info)
2239 {
2240         struct aty128fb_par *par = info->par;
2241
2242         if (regno > 255
2243             || (par->crtc.depth == 16 && regno > 63)
2244             || (par->crtc.depth == 15 && regno > 31))
2245                 return 1;
2246
2247         red >>= 8;
2248         green >>= 8;
2249         blue >>= 8;
2250
2251         if (regno < 16) {
2252                 int i;
2253                 u32 *pal = info->pseudo_palette;
2254
2255                 switch (par->crtc.depth) {
2256                 case 15:
2257                         pal[regno] = (regno << 10) | (regno << 5) | regno;
2258                         break;
2259                 case 16:
2260                         pal[regno] = (regno << 11) | (regno << 6) | regno;
2261                         break;
2262                 case 24:
2263                         pal[regno] = (regno << 16) | (regno << 8) | regno;
2264                         break;
2265                 case 32:
2266                         i = (regno << 8) | regno;
2267                         pal[regno] = (i << 16) | i;
2268                         break;
2269                 }
2270         }
2271
2272         if (par->crtc.depth == 16 && regno > 0) {
2273                 /*
2274                  * With the 5-6-5 split of bits for RGB at 16 bits/pixel, we
2275                  * have 32 slots for R and B values but 64 slots for G values.
2276                  * Thus the R and B values go in one slot but the G value
2277                  * goes in a different slot, and we have to avoid disturbing
2278                  * the other fields in the slots we touch.
2279                  */
2280                 par->green[regno] = green;
2281                 if (regno < 32) {
2282                         par->red[regno] = red;
2283                         par->blue[regno] = blue;
2284                         aty128_st_pal(regno * 8, red, par->green[regno*2],
2285                                       blue, par);
2286                 }
2287                 red = par->red[regno/2];
2288                 blue = par->blue[regno/2];
2289                 regno <<= 2;
2290         } else if (par->crtc.bpp == 16)
2291                 regno <<= 3;
2292         aty128_st_pal(regno, red, green, blue, par);
2293
2294         return 0;
2295 }
2296
2297 #define ATY_MIRROR_LCD_ON       0x00000001
2298 #define ATY_MIRROR_CRT_ON       0x00000002
2299
2300 /* out param: u32*      backlight value: 0 to 15 */
2301 #define FBIO_ATY128_GET_MIRROR  _IOR('@', 1, __u32)
2302 /* in param: u32*       backlight value: 0 to 15 */
2303 #define FBIO_ATY128_SET_MIRROR  _IOW('@', 2, __u32)
2304
2305 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, u_long arg)
2306 {
2307         struct aty128fb_par *par = info->par;
2308         u32 value;
2309         int rc;
2310
2311         switch (cmd) {
2312         case FBIO_ATY128_SET_MIRROR:
2313                 if (par->chip_gen != rage_M3)
2314                         return -EINVAL;
2315                 rc = get_user(value, (__u32 __user *)arg);
2316                 if (rc)
2317                         return rc;
2318                 par->lcd_on = (value & 0x01) != 0;
2319                 par->crt_on = (value & 0x02) != 0;
2320                 if (!par->crt_on && !par->lcd_on)
2321                         par->lcd_on = 1;
2322                 aty128_set_crt_enable(par, par->crt_on);
2323                 aty128_set_lcd_enable(par, par->lcd_on);
2324                 return 0;
2325         case FBIO_ATY128_GET_MIRROR:
2326                 if (par->chip_gen != rage_M3)
2327                         return -EINVAL;
2328                 value = (par->crt_on << 1) | par->lcd_on;
2329                 return put_user(value, (__u32 __user *)arg);
2330         }
2331         return -EINVAL;
2332 }
2333
2334 #if 0
2335     /*
2336      *  Accelerated functions
2337      */
2338
2339 static inline void aty128_rectcopy(int srcx, int srcy, int dstx, int dsty,
2340                                    u_int width, u_int height,
2341                                    struct fb_info_aty128 *par)
2342 {
2343     u32 save_dp_datatype, save_dp_cntl, dstval;
2344
2345     if (!width || !height)
2346         return;
2347
2348     dstval = depth_to_dst(par->current_par.crtc.depth);
2349     if (dstval == DST_24BPP) {
2350         srcx *= 3;
2351         dstx *= 3;
2352         width *= 3;
2353     } else if (dstval == -EINVAL) {
2354         printk("aty128fb: invalid depth or RGBA\n");
2355         return;
2356     }
2357
2358     wait_for_fifo(2, par);
2359     save_dp_datatype = aty_ld_le32(DP_DATATYPE);
2360     save_dp_cntl     = aty_ld_le32(DP_CNTL);
2361
2362     wait_for_fifo(6, par);
2363     aty_st_le32(SRC_Y_X, (srcy << 16) | srcx);
2364     aty_st_le32(DP_MIX, ROP3_SRCCOPY | DP_SRC_RECT);
2365     aty_st_le32(DP_CNTL, DST_X_LEFT_TO_RIGHT | DST_Y_TOP_TO_BOTTOM);
2366     aty_st_le32(DP_DATATYPE, save_dp_datatype | dstval | SRC_DSTCOLOR);
2367
2368     aty_st_le32(DST_Y_X, (dsty << 16) | dstx);
2369     aty_st_le32(DST_HEIGHT_WIDTH, (height << 16) | width);
2370
2371     par->blitter_may_be_busy = 1;
2372
2373     wait_for_fifo(2, par);
2374     aty_st_le32(DP_DATATYPE, save_dp_datatype);
2375     aty_st_le32(DP_CNTL, save_dp_cntl);
2376 }
2377
2378
2379     /*
2380      * Text mode accelerated functions
2381      */
2382
2383 static void fbcon_aty128_bmove(struct display *p, int sy, int sx, int dy, int dx,
2384                         int height, int width)
2385 {
2386     sx     *= fontwidth(p);
2387     sy     *= fontheight(p);
2388     dx     *= fontwidth(p);
2389     dy     *= fontheight(p);
2390     width  *= fontwidth(p);
2391     height *= fontheight(p);
2392
2393     aty128_rectcopy(sx, sy, dx, dy, width, height,
2394                         (struct fb_info_aty128 *)p->fb_info);
2395 }
2396 #endif /* 0 */
2397
2398 static void aty128_set_suspend(struct aty128fb_par *par, int suspend)
2399 {
2400         u32     pmgt;
2401         u16     pwr_command;
2402         struct pci_dev *pdev = par->pdev;
2403
2404         if (!par->pm_reg)
2405                 return;
2406
2407         /* Set the chip into the appropriate suspend mode (we use D2,
2408          * D3 would require a complete re-initialisation of the chip,
2409          * including PCI config registers, clocks, AGP configuration, ...)
2410          */
2411         if (suspend) {
2412                 /* Make sure CRTC2 is reset. Remove that the day we decide to
2413                  * actually use CRTC2 and replace it with real code for disabling
2414                  * the CRTC2 output during sleep
2415                  */
2416                 aty_st_le32(CRTC2_GEN_CNTL, aty_ld_le32(CRTC2_GEN_CNTL) &
2417                         ~(CRTC2_EN));
2418
2419                 /* Set the power management mode to be PCI based */
2420                 /* Use this magic value for now */
2421                 pmgt = 0x0c005407;
2422                 aty_st_pll(POWER_MANAGEMENT, pmgt);
2423                 (void)aty_ld_pll(POWER_MANAGEMENT);
2424                 aty_st_le32(BUS_CNTL1, 0x00000010);
2425                 aty_st_le32(MEM_POWER_MISC, 0x0c830000);
2426                 mdelay(100);
2427                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2428                 /* Switch PCI power management to D2 */
2429                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL,
2430                         (pwr_command & ~PCI_PM_CTRL_STATE_MASK) | 2);
2431                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2432         } else {
2433                 /* Switch back PCI power management to D0 */
2434                 mdelay(100);
2435                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL, 0);
2436                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2437                 mdelay(100);
2438         }
2439 }
2440
2441 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state)
2442 {
2443         struct fb_info *info = pci_get_drvdata(pdev);
2444         struct aty128fb_par *par = info->par;
2445
2446         /* We don't do anything but D2, for now we return 0, but
2447          * we may want to change that. How do we know if the BIOS
2448          * can properly take care of D3 ? Also, with swsusp, we
2449          * know we'll be rebooted, ...
2450          */
2451 #ifndef CONFIG_PPC_PMAC
2452         /* HACK ALERT ! Once I find a proper way to say to each driver
2453          * individually what will happen with it's PCI slot, I'll change
2454          * that. On laptops, the AGP slot is just unclocked, so D2 is
2455          * expected, while on desktops, the card is powered off
2456          */
2457         return 0;
2458 #endif /* CONFIG_PPC_PMAC */
2459
2460         if (state.event == pdev->dev.power.power_state.event)
2461                 return 0;
2462
2463         printk(KERN_DEBUG "aty128fb: suspending...\n");
2464
2465         acquire_console_sem();
2466
2467         fb_set_suspend(info, 1);
2468
2469         /* Make sure engine is reset */
2470         wait_for_idle(par);
2471         aty128_reset_engine(par);
2472         wait_for_idle(par);
2473
2474         /* Blank display and LCD */
2475         aty128fb_blank(VESA_POWERDOWN, info);
2476
2477         /* Sleep */
2478         par->asleep = 1;
2479         par->lock_blank = 1;
2480
2481 #ifdef CONFIG_PPC_PMAC
2482         /* On powermac, we have hooks to properly suspend/resume AGP now,
2483          * use them here. We'll ultimately need some generic support here,
2484          * but the generic code isn't quite ready for that yet
2485          */
2486         pmac_suspend_agp_for_card(pdev);
2487 #endif /* CONFIG_PPC_PMAC */
2488
2489         /* We need a way to make sure the fbdev layer will _not_ touch the
2490          * framebuffer before we put the chip to suspend state. On 2.4, I
2491          * used dummy fb ops, 2.5 need proper support for this at the
2492          * fbdev level
2493          */
2494         if (state.event != PM_EVENT_ON)
2495                 aty128_set_suspend(par, 1);
2496
2497         release_console_sem();
2498
2499         pdev->dev.power.power_state = state;
2500
2501         return 0;
2502 }
2503
2504 static int aty128_do_resume(struct pci_dev *pdev)
2505 {
2506         struct fb_info *info = pci_get_drvdata(pdev);
2507         struct aty128fb_par *par = info->par;
2508
2509         if (pdev->dev.power.power_state.event == PM_EVENT_ON)
2510                 return 0;
2511
2512         /* Wakeup chip */
2513         aty128_set_suspend(par, 0);
2514         par->asleep = 0;
2515
2516         /* Restore display & engine */
2517         aty128_reset_engine(par);
2518         wait_for_idle(par);
2519         aty128fb_set_par(info);
2520         fb_pan_display(info, &info->var);
2521         fb_set_cmap(&info->cmap, info);
2522
2523         /* Refresh */
2524         fb_set_suspend(info, 0);
2525
2526         /* Unblank */
2527         par->lock_blank = 0;
2528         aty128fb_blank(0, info);
2529
2530 #ifdef CONFIG_PPC_PMAC
2531         /* On powermac, we have hooks to properly suspend/resume AGP now,
2532          * use them here. We'll ultimately need some generic support here,
2533          * but the generic code isn't quite ready for that yet
2534          */
2535         pmac_resume_agp_for_card(pdev);
2536 #endif /* CONFIG_PPC_PMAC */
2537
2538         pdev->dev.power.power_state = PMSG_ON;
2539
2540         printk(KERN_DEBUG "aty128fb: resumed !\n");
2541
2542         return 0;
2543 }
2544
2545 static int aty128_pci_resume(struct pci_dev *pdev)
2546 {
2547         int rc;
2548
2549         acquire_console_sem();
2550         rc = aty128_do_resume(pdev);
2551         release_console_sem();
2552
2553         return rc;
2554 }
2555
2556
2557 static int __devinit aty128fb_init(void)
2558 {
2559 #ifndef MODULE
2560         char *option = NULL;
2561
2562         if (fb_get_options("aty128fb", &option))
2563                 return -ENODEV;
2564         aty128fb_setup(option);
2565 #endif
2566
2567         return pci_register_driver(&aty128fb_driver);
2568 }
2569
2570 static void __exit aty128fb_exit(void)
2571 {
2572         pci_unregister_driver(&aty128fb_driver);
2573 }
2574
2575 module_init(aty128fb_init);
2576
2577 module_exit(aty128fb_exit);
2578
2579 MODULE_AUTHOR("(c)1999-2003 Brad Douglas <brad@neruo.com>");
2580 MODULE_DESCRIPTION("FBDev driver for ATI Rage128 / Pro cards");
2581 MODULE_LICENSE("GPL");
2582 module_param(mode_option, charp, 0);
2583 MODULE_PARM_DESC(mode_option, "Specify resolution as \"<xres>x<yres>[-<bpp>][@<refresh>]\" ");
2584 #ifdef CONFIG_MTRR
2585 module_param_named(nomtrr, mtrr, invbool, 0);
2586 MODULE_PARM_DESC(nomtrr, "bool: Disable MTRR support (0 or 1=disabled) (default=0)");
2587 #endif
2588