drivers/video/matrox/matroxfb_base.h

   1 /*
   2  *
   3  * Hardware accelerated Matrox Millennium I, II, Mystique, G100, G200, G400 and G450
   4  *
   5  * (c) 1998-2002 Petr Vandrovec <vandrove@vc.cvut.cz>
   6  *
   7  */
   8 #ifndef __MATROXFB_H__
   9 #define __MATROXFB_H__
  10
  11 /* general, but fairly heavy, debugging */
  12 #undef MATROXFB_DEBUG
  13
  14 /* heavy debugging: */
  15 /* -- logs putc[s], so everytime a char is displayed, it's logged */
  16 #undef MATROXFB_DEBUG_HEAVY
  17
  18 /* This one _could_ cause infinite loops */
  19 /* It _does_ cause lots and lots of messages during idle loops */
  20 #undef MATROXFB_DEBUG_LOOP
  21
  22 /* Debug register calls, too? */
  23 #undef MATROXFB_DEBUG_REG
  24
  25 /* Guard accelerator accesses with spin_lock_irqsave... */
  26 #undef MATROXFB_USE_SPINLOCKS
  27
  28 #include <linux/config.h>
  29 #include <linux/module.h>
  30 #include <linux/kernel.h>
  31 #include <linux/errno.h>
  32 #include <linux/string.h>
  33 #include <linux/mm.h>
  34 #include <linux/tty.h>
  35 #include <linux/slab.h>
  36 #include <linux/delay.h>
  37 #include <linux/fb.h>
  38 #include <linux/console.h>
  39 #include <linux/selection.h>
  40 #include <linux/ioport.h>
  41 #include <linux/init.h>
  42 #include <linux/timer.h>
  43 #include <linux/pci.h>
  44 #include <linux/spinlock.h>
  45 #include <linux/kd.h>
  46
  47 #include <asm/io.h>
  48 #include <asm/unaligned.h>
  49 #ifdef CONFIG_MTRR
  50 #include <asm/mtrr.h>
  51 #endif
  52
  53 #include "../console/fbcon.h"
  54
  55 #if defined(CONFIG_PPC_PMAC)
  56 #include <asm/prom.h>
  57 #include <asm/pci-bridge.h>
  58 #include "../macmodes.h"
  59 #endif
  60
  61 /* always compile support for 32MB... It cost almost nothing */
  62 #define CONFIG_FB_MATROX_32MB
  63
  64 #ifdef MATROXFB_DEBUG
  65
  66 #define DEBUG
  67 #define DBG(x)          printk(KERN_DEBUG "matroxfb: %s\n", (x));
  68
  69 #ifdef MATROXFB_DEBUG_HEAVY
  70 #define DBG_HEAVY(x)    DBG(x)
  71 #else /* MATROXFB_DEBUG_HEAVY */
  72 #define DBG_HEAVY(x)    /* DBG_HEAVY */
  73 #endif /* MATROXFB_DEBUG_HEAVY */
  74
  75 #ifdef MATROXFB_DEBUG_LOOP
  76 #define DBG_LOOP(x)     DBG(x)
  77 #else /* MATROXFB_DEBUG_LOOP */
  78 #define DBG_LOOP(x)     /* DBG_LOOP */
  79 #endif /* MATROXFB_DEBUG_LOOP */
  80
  81 #ifdef MATROXFB_DEBUG_REG
  82 #define DBG_REG(x)      DBG(x)
  83 #else /* MATROXFB_DEBUG_REG */
  84 #define DBG_REG(x)      /* DBG_REG */
  85 #endif /* MATROXFB_DEBUG_REG */
  86
  87 #else /* MATROXFB_DEBUG */
  88
  89 #define DBG(x)          /* DBG */
  90 #define DBG_HEAVY(x)    /* DBG_HEAVY */
  91 #define DBG_REG(x)      /* DBG_REG */
  92 #define DBG_LOOP(x)     /* DBG_LOOP */
  93
  94 #endif /* MATROXFB_DEBUG */
  95
  96 #ifdef DEBUG
  97 #define dprintk(X...)   printk(X)
  98 #else
  99 #define dprintk(X...)
 100 #endif
 101
 102 #ifndef PCI_SS_VENDOR_ID_SIEMENS_NIXDORF
 103 #define PCI_SS_VENDOR_ID_SIEMENS_NIXDORF        0x110A
 104 #endif
 105 #ifndef PCI_SS_VENDOR_ID_MATROX
 106 #define PCI_SS_VENDOR_ID_MATROX         PCI_VENDOR_ID_MATROX
 107 #endif
 108
 109 #ifndef PCI_SS_ID_MATROX_PRODUCTIVA_G100_AGP
 110 #define PCI_SS_ID_MATROX_GENERIC                0xFF00
 111 #define PCI_SS_ID_MATROX_PRODUCTIVA_G100_AGP    0xFF01
 112 #define PCI_SS_ID_MATROX_MYSTIQUE_G200_AGP      0xFF02
 113 #define PCI_SS_ID_MATROX_MILLENIUM_G200_AGP     0xFF03
 114 #define PCI_SS_ID_MATROX_MARVEL_G200_AGP        0xFF04
 115 #define PCI_SS_ID_MATROX_MGA_G100_PCI           0xFF05
 116 #define PCI_SS_ID_MATROX_MGA_G100_AGP           0x1001
 117 #define PCI_SS_ID_MATROX_MILLENNIUM_G400_MAX_AGP        0x2179
 118 #define PCI_SS_ID_SIEMENS_MGA_G100_AGP          0x001E /* 30 */
 119 #define PCI_SS_ID_SIEMENS_MGA_G200_AGP          0x0032 /* 50 */
 120 #endif
 121
 122 #define MX_VISUAL_TRUECOLOR     FB_VISUAL_DIRECTCOLOR
 123 #define MX_VISUAL_DIRECTCOLOR   FB_VISUAL_TRUECOLOR
 124 #define MX_VISUAL_PSEUDOCOLOR   FB_VISUAL_PSEUDOCOLOR
 125
 126 #define CNVT_TOHW(val,width) ((((val)<<(width))+0x7FFF-(val))>>16)
 127
 128 /* G-series and Mystique have (almost) same DAC */
 129 #undef NEED_DAC1064
 130 #if defined(CONFIG_FB_MATROX_MYSTIQUE) || defined(CONFIG_FB_MATROX_G)
 131 #define NEED_DAC1064 1
 132 #endif
 133
 134 typedef struct {
 135         void __iomem*   vaddr;
 136 } vaddr_t;
 137
 138 static inline unsigned int mga_readb(vaddr_t va, unsigned int offs) {
 139         return readb(va.vaddr + offs);
 140 }
 141
 142 static inline void mga_writeb(vaddr_t va, unsigned int offs, u_int8_t value) {
 143         writeb(value, va.vaddr + offs);
 144 }
 145
 146 static inline void mga_writew(vaddr_t va, unsigned int offs, u_int16_t value) {
 147         writew(value, va.vaddr + offs);
 148 }
 149
 150 static inline u_int32_t mga_readl(vaddr_t va, unsigned int offs) {
 151         return readl(va.vaddr + offs);
 152 }
 153
 154 static inline void mga_writel(vaddr_t va, unsigned int offs, u_int32_t value) {
 155         writel(value, va.vaddr + offs);
 156 }
 157
 158 static inline void mga_memcpy_toio(vaddr_t va, const void* src, int len) {
 159 #if defined(__alpha__) || defined(__i386__) || defined(__x86_64__)
 160         /*
 161          * memcpy_toio works for us if:
 162          *  (1) Copies data as 32bit quantities, not byte after byte,
 163          *  (2) Performs LE ordered stores, and
 164          *  (3) It copes with unaligned source (destination is guaranteed to be page
 165          *      aligned and length is guaranteed to be multiple of 4).
 166          */
 167         memcpy_toio(va.vaddr, src, len);
 168 #else
 169         u_int32_t __iomem* addr = va.vaddr;
 170
 171         if ((unsigned long)src & 3) {
 172                 while (len >= 4) {
 173                         fb_writel(get_unaligned((u32 *)src), addr);
 174                         addr++;
 175                         len -= 4;
 176                         src += 4;
 177                 }
 178         } else {
 179                 while (len >= 4) {
 180                         fb_writel(*(u32 *)src, addr);
 181                         addr++;
 182                         len -= 4;
 183                         src += 4;
 184                 }
 185         }
 186 #endif
 187 }
 188
 189 static inline void vaddr_add(vaddr_t* va, unsigned long offs) {
 190         va->vaddr += offs;
 191 }
 192
 193 static inline void __iomem* vaddr_va(vaddr_t va) {
 194         return va.vaddr;
 195 }
 196
 197 #define MGA_IOREMAP_NORMAL      0
 198 #define MGA_IOREMAP_NOCACHE     1
 199
 200 #define MGA_IOREMAP_FB          MGA_IOREMAP_NOCACHE
 201 #define MGA_IOREMAP_MMIO        MGA_IOREMAP_NOCACHE
 202 static inline int mga_ioremap(unsigned long phys, unsigned long size, int flags, vaddr_t* virt) {
 203         if (flags & MGA_IOREMAP_NOCACHE)
 204                 virt->vaddr = ioremap_nocache(phys, size);
 205         else
 206                 virt->vaddr = ioremap(phys, size);
 207         return (virt->vaddr == 0); /* 0, !0... 0, error_code in future */
 208 }
 209
 210 static inline void mga_iounmap(vaddr_t va) {
 211         iounmap(va.vaddr);
 212 }
 213
 214 struct my_timming {
 215         unsigned int pixclock;
 216         int mnp;
 217         unsigned int crtc;
 218         unsigned int HDisplay;
 219         unsigned int HSyncStart;
 220         unsigned int HSyncEnd;
 221         unsigned int HTotal;
 222         unsigned int VDisplay;
 223         unsigned int VSyncStart;
 224         unsigned int VSyncEnd;
 225         unsigned int VTotal;
 226         unsigned int sync;
 227         int          dblscan;
 228         int          interlaced;
 229         unsigned int delay;     /* CRTC delay */
 230 };
 231
 232 enum { M_SYSTEM_PLL, M_PIXEL_PLL_A, M_PIXEL_PLL_B, M_PIXEL_PLL_C, M_VIDEO_PLL };
 233
 234 struct matrox_pll_cache {
 235         unsigned int    valid;
 236         struct {
 237                 unsigned int    mnp_key;
 238                 unsigned int    mnp_value;
 239                       } data[4];
 240 };
 241
 242 struct matrox_pll_limits {
 243         unsigned int    vcomin;
 244         unsigned int    vcomax;
 245 };
 246
 247 struct matrox_pll_features {
 248         unsigned int    vco_freq_min;
 249         unsigned int    ref_freq;
 250         unsigned int    feed_div_min;
 251         unsigned int    feed_div_max;
 252         unsigned int    in_div_min;
 253         unsigned int    in_div_max;
 254         unsigned int    post_shift_max;
 255 };
 256
 257 struct matroxfb_par
 258 {
 259         unsigned int    final_bppShift;
 260         unsigned int    cmap_len;
 261         struct {
 262                 unsigned int bytes;
 263                 unsigned int pixels;
 264                 unsigned int chunks;
 265                       } ydstorg;
 266 };
 267
 268 struct matrox_fb_info;
 269
 270 struct matrox_DAC1064_features {
 271         u_int8_t        xvrefctrl;
 272         u_int8_t        xmiscctrl;
 273 };
 274
 275 /* current hardware status */
 276 struct mavenregs {
 277         u_int8_t regs[256];
 278         int      mode;
 279         int      vlines;
 280         int      xtal;
 281         int      fv;
 282
 283         u_int16_t htotal;
 284         u_int16_t hcorr;
 285 };
 286
 287 struct matrox_crtc2 {
 288         u_int32_t ctl;
 289 };
 290
 291 struct matrox_hw_state {
 292         u_int32_t       MXoptionReg;
 293         unsigned char   DACclk[6];
 294         unsigned char   DACreg[80];
 295         unsigned char   MiscOutReg;
 296         unsigned char   DACpal[768];
 297         unsigned char   CRTC[25];
 298         unsigned char   CRTCEXT[9];
 299         unsigned char   SEQ[5];
 300         /* unused for MGA mode, but who knows... */
 301         unsigned char   GCTL[9];
 302         /* unused for MGA mode, but who knows... */
 303         unsigned char   ATTR[21];
 304
 305         /* TVOut only */
 306         struct mavenregs        maven;
 307
 308         struct matrox_crtc2     crtc2;
 309 };
 310
 311 struct matrox_accel_data {
 312 #ifdef CONFIG_FB_MATROX_MILLENIUM
 313         unsigned char   ramdac_rev;
 314 #endif
 315         u_int32_t       m_dwg_rect;
 316         u_int32_t       m_opmode;
 317 };
 318
 319 struct v4l2_queryctrl;
 320 struct v4l2_control;
 321
 322 struct matrox_altout {
 323         const char      *name;
 324         int             (*compute)(void* altout_dev, struct my_timming* input);
 325         int             (*program)(void* altout_dev);
 326         int             (*start)(void* altout_dev);
 327         int             (*verifymode)(void* altout_dev, u_int32_t mode);
 328         int             (*getqueryctrl)(void* altout_dev,
 329                                         struct v4l2_queryctrl* ctrl);
 330         int             (*getctrl)(void* altout_dev,
 331                                    struct v4l2_control* ctrl);
 332         int             (*setctrl)(void* altout_dev,
 333                                    struct v4l2_control* ctrl);
 334 };
 335
 336 #define MATROXFB_SRC_NONE       0
 337 #define MATROXFB_SRC_CRTC1      1
 338 #define MATROXFB_SRC_CRTC2      2
 339
 340 enum mga_chip { MGA_2064, MGA_2164, MGA_1064, MGA_1164, MGA_G100, MGA_G200, MGA_G400, MGA_G450, MGA_G550 };
 341
 342 struct matrox_bios {
 343         unsigned int    bios_valid : 1;
 344         unsigned int    pins_len;
 345         unsigned char   pins[128];
 346         struct {
 347                 unsigned char vMaj, vMin, vRev;
 348                       } version;
 349         struct {
 350                 unsigned char state, tvout;
 351                       } output;
 352 };
 353
 354 extern struct display fb_display[];
 355
 356 struct matrox_switch;
 357 struct matroxfb_driver;
 358 struct matroxfb_dh_fb_info;
 359
 360 struct matrox_vsync {
 361         wait_queue_head_t       wait;
 362         unsigned int            cnt;
 363 };
 364
 365 struct matrox_fb_info {
 366         struct fb_info          fbcon;
 367
 368         struct list_head        next_fb;
 369
 370         int                     dead;
 371         int                     initialized;
 372         unsigned int            usecount;
 373
 374         unsigned int            userusecount;
 375         unsigned long           irq_flags;
 376
 377         struct matroxfb_par     curr;
 378         struct matrox_hw_state  hw;
 379
 380         struct matrox_accel_data accel;
 381
 382         struct pci_dev*         pcidev;
 383
 384         struct {
 385                 struct matrox_vsync     vsync;
 386                 unsigned int    pixclock;
 387                 int             mnp;
 388                 int             panpos;
 389                               } crtc1;
 390         struct {
 391                 struct matrox_vsync     vsync;
 392                 unsigned int    pixclock;
 393                 int             mnp;
 394         struct matroxfb_dh_fb_info*     info;
 395         struct rw_semaphore     lock;
 396                               } crtc2;
 397         struct {
 398         struct rw_semaphore     lock;
 399         struct {
 400                 int brightness, contrast, saturation, hue, gamma;
 401                 int testout, deflicker;
 402                                 } tvo_params;
 403                               } altout;
 404 #define MATROXFB_MAX_OUTPUTS            3
 405         struct {
 406         unsigned int            src;
 407         struct matrox_altout*   output;
 408         void*                   data;
 409         unsigned int            mode;
 410         unsigned int            default_src;
 411                               } outputs[MATROXFB_MAX_OUTPUTS];
 412
 413 #define MATROXFB_MAX_FB_DRIVERS         5
 414         struct matroxfb_driver* (drivers[MATROXFB_MAX_FB_DRIVERS]);
 415         void*                   (drivers_data[MATROXFB_MAX_FB_DRIVERS]);
 416         unsigned int            drivers_count;
 417
 418         struct {
 419         unsigned long   base;   /* physical */
 420         vaddr_t         vbase;  /* CPU view */
 421         unsigned int    len;
 422         unsigned int    len_usable;
 423         unsigned int    len_maximum;
 424                       } video;
 425
 426         struct {
 427         unsigned long   base;   /* physical */
 428         vaddr_t         vbase;  /* CPU view */
 429         unsigned int    len;
 430                       } mmio;
 431
 432         unsigned int    max_pixel_clock;
 433
 434         struct matrox_switch*   hw_switch;
 435
 436         struct {
 437                 struct matrox_pll_features pll;
 438                 struct matrox_DAC1064_features DAC1064;
 439                               } features;
 440         struct {
 441                 spinlock_t      DAC;
 442                 spinlock_t      accel;
 443                               } lock;
 444
 445         enum mga_chip           chip;
 446
 447         int                     interleave;
 448         int                     millenium;
 449         int                     milleniumII;
 450         struct {
 451                 int             cfb4;
 452                 const int*      vxres;
 453                 int             cross4MB;
 454                 int             text;
 455                 int             plnwt;
 456                 int             srcorg;
 457                               } capable;
 458 #ifdef CONFIG_MTRR
 459         struct {
 460                 int             vram;
 461                 int             vram_valid;
 462                               } mtrr;
 463 #endif
 464         struct {
 465                 int             precise_width;
 466                 int             mga_24bpp_fix;
 467                 int             novga;
 468                 int             nobios;
 469                 int             nopciretry;
 470                 int             noinit;
 471                 int             sgram;
 472 #ifdef CONFIG_FB_MATROX_32MB
 473                 int             support32MB;
 474 #endif
 475
 476                 int             accelerator;
 477                 int             text_type_aux;
 478                 int             video64bits;
 479                 int             crtc2;
 480                 int             maven_capable;
 481                 unsigned int    vgastep;
 482                 unsigned int    textmode;
 483                 unsigned int    textstep;
 484                 unsigned int    textvram;       /* character cells */
 485                 unsigned int    ydstorg;        /* offset in bytes from video start to usable memory */
 486                                                 /* 0 except for 6MB Millenium */
 487                 int             memtype;
 488                 int             g450dac;
 489                 int             dfp_type;
 490                 int             panellink;      /* G400 DFP possible (not G450/G550) */
 491                 int             dualhead;
 492                 unsigned int    fbResource;
 493                               } devflags;
 494         struct fb_ops           fbops;
 495         struct matrox_bios      bios;
 496         struct {
 497                 struct matrox_pll_limits        pixel;
 498                 struct matrox_pll_limits        system;
 499                 struct matrox_pll_limits        video;
 500                               } limits;
 501         struct {
 502                 struct matrox_pll_cache pixel;
 503                 struct matrox_pll_cache system;
 504                 struct matrox_pll_cache video;
 505                                       } cache;
 506         struct {
 507                 struct {
 508                         unsigned int    video;
 509                         unsigned int    system;
 510                                       } pll;
 511                 struct {
 512                         u_int32_t       opt;
 513                         u_int32_t       opt2;
 514                         u_int32_t       opt3;
 515                         u_int32_t       mctlwtst;
 516                         u_int32_t       mctlwtst_core;
 517                         u_int32_t       memmisc;
 518                         u_int32_t       memrdbk;
 519                         u_int32_t       maccess;
 520                                       } reg;
 521                 struct {
 522                         unsigned int    ddr:1,
 523                                         emrswen:1,
 524                                         dll:1;
 525                                       } memory;
 526                               } values;
 527         u_int32_t cmap[17];
 528 };
 529
 530 #define info2minfo(info) container_of(info, struct matrox_fb_info, fbcon)
 531
 532 #ifdef CONFIG_FB_MATROX_MULTIHEAD
 533 #define ACCESS_FBINFO2(info, x) (info->x)
 534 #define ACCESS_FBINFO(x) ACCESS_FBINFO2(minfo,x)
 535
 536 #define MINFO minfo
 537
 538 #define WPMINFO2 struct matrox_fb_info* minfo
 539 #define WPMINFO  WPMINFO2 ,
 540 #define CPMINFO2 const struct matrox_fb_info* minfo
 541 #define CPMINFO  CPMINFO2 ,
 542 #define PMINFO2  minfo
 543 #define PMINFO   PMINFO2 ,
 544
 545 #define MINFO_FROM(x)      struct matrox_fb_info* minfo = x
 546 #else
 547
 548 extern struct matrox_fb_info matroxfb_global_mxinfo;
 549
 550 #define ACCESS_FBINFO(x) (matroxfb_global_mxinfo.x)
 551 #define ACCESS_FBINFO2(info, x) (matroxfb_global_mxinfo.x)
 552
 553 #define MINFO (&matroxfb_global_mxinfo)
 554
 555 #define WPMINFO2 void
 556 #define WPMINFO
 557 #define CPMINFO2 void
 558 #define CPMINFO
 559 #define PMINFO2
 560 #define PMINFO
 561
 562 #define MINFO_FROM(x)
 563
 564 #endif
 565
 566 #define MINFO_FROM_INFO(x) MINFO_FROM(info2minfo(x))
 567
 568 struct matrox_switch {
 569         int     (*preinit)(WPMINFO2);
 570         void    (*reset)(WPMINFO2);
 571         int     (*init)(WPMINFO struct my_timming*);
 572         void    (*restore)(WPMINFO2);
 573 };
 574
 575 struct matroxfb_driver {
 576         struct list_head        node;
 577         char*                   name;
 578         void*                   (*probe)(struct matrox_fb_info* info);
 579         void                    (*remove)(struct matrox_fb_info* info, void* data);
 580 };
 581
 582 int matroxfb_register_driver(struct matroxfb_driver* drv);
 583 void matroxfb_unregister_driver(struct matroxfb_driver* drv);
 584
 585 #define PCI_OPTION_REG  0x40
 586 #define   PCI_OPTION_ENABLE_ROM         0x40000000
 587
 588 #define PCI_MGA_INDEX   0x44
 589 #define PCI_MGA_DATA    0x48
 590 #define PCI_OPTION2_REG 0x50
 591 #define PCI_OPTION3_REG 0x54
 592 #define PCI_MEMMISC_REG 0x58
 593
 594 #define M_DWGCTL        0x1C00
 595 #define M_MACCESS       0x1C04
 596 #define M_CTLWTST       0x1C08
 597
 598 #define M_PLNWT         0x1C1C
 599
 600 #define M_BCOL          0x1C20
 601 #define M_FCOL          0x1C24
 602
 603 #define M_SGN           0x1C58
 604 #define M_LEN           0x1C5C
 605 #define M_AR0           0x1C60
 606 #define M_AR1           0x1C64
 607 #define M_AR2           0x1C68
 608 #define M_AR3           0x1C6C
 609 #define M_AR4           0x1C70
 610 #define M_AR5           0x1C74
 611 #define M_AR6           0x1C78
 612
 613 #define M_CXBNDRY       0x1C80
 614 #define M_FXBNDRY       0x1C84
 615 #define M_YDSTLEN       0x1C88
 616 #define M_PITCH         0x1C8C
 617 #define M_YDST          0x1C90
 618 #define M_YDSTORG       0x1C94
 619 #define M_YTOP          0x1C98
 620 #define M_YBOT          0x1C9C
 621
 622 /* mystique only */
 623 #define M_CACHEFLUSH    0x1FFF
 624
 625 #define M_EXEC          0x0100
 626
 627 #define M_DWG_TRAP      0x04
 628 #define M_DWG_BITBLT    0x08
 629 #define M_DWG_ILOAD     0x09
 630
 631 #define M_DWG_LINEAR    0x0080
 632 #define M_DWG_SOLID     0x0800
 633 #define M_DWG_ARZERO    0x1000
 634 #define M_DWG_SGNZERO   0x2000
 635 #define M_DWG_SHIFTZERO 0x4000
 636
 637 #define M_DWG_REPLACE   0x000C0000
 638 #define M_DWG_REPLACE2  (M_DWG_REPLACE | 0x40)
 639 #define M_DWG_XOR       0x00060010
 640
 641 #define M_DWG_BFCOL     0x04000000
 642 #define M_DWG_BMONOWF   0x08000000
 643
 644 #define M_DWG_TRANSC    0x40000000
 645
 646 #define M_FIFOSTATUS    0x1E10
 647 #define M_STATUS        0x1E14
 648 #define M_ICLEAR        0x1E18
 649 #define M_IEN           0x1E1C
 650
 651 #define M_VCOUNT        0x1E20
 652
 653 #define M_RESET         0x1E40
 654 #define M_MEMRDBK       0x1E44
 655
 656 #define M_AGP2PLL       0x1E4C
 657
 658 #define M_OPMODE        0x1E54
 659 #define     M_OPMODE_DMA_GEN_WRITE      0x00
 660 #define     M_OPMODE_DMA_BLIT           0x04
 661 #define     M_OPMODE_DMA_VECTOR_WRITE   0x08
 662 #define     M_OPMODE_DMA_LE             0x0000          /* little endian - no transformation */
 663 #define     M_OPMODE_DMA_BE_8BPP        0x0000
 664 #define     M_OPMODE_DMA_BE_16BPP       0x0100
 665 #define     M_OPMODE_DMA_BE_32BPP       0x0200
 666 #define     M_OPMODE_DIR_LE             0x000000        /* little endian - no transformation */
 667 #define     M_OPMODE_DIR_BE_8BPP        0x000000
 668 #define     M_OPMODE_DIR_BE_16BPP       0x010000
 669 #define     M_OPMODE_DIR_BE_32BPP       0x020000
 670
 671 #define M_ATTR_INDEX    0x1FC0
 672 #define M_ATTR_DATA     0x1FC1
 673
 674 #define M_MISC_REG      0x1FC2
 675 #define M_3C2_RD        0x1FC2
 676
 677 #define M_SEQ_INDEX     0x1FC4
 678 #define M_SEQ_DATA      0x1FC5
 679
 680 #define M_MISC_REG_READ 0x1FCC
 681
 682 #define M_GRAPHICS_INDEX 0x1FCE
 683 #define M_GRAPHICS_DATA 0x1FCF
 684
 685 #define M_CRTC_INDEX    0x1FD4
 686
 687 #define M_ATTR_RESET    0x1FDA
 688 #define M_3DA_WR        0x1FDA
 689 #define M_INSTS1        0x1FDA
 690
 691 #define M_EXTVGA_INDEX  0x1FDE
 692 #define M_EXTVGA_DATA   0x1FDF
 693
 694 /* G200 only */
 695 #define M_SRCORG        0x2CB4
 696 #define M_DSTORG        0x2CB8
 697
 698 #define M_RAMDAC_BASE   0x3C00
 699
 700 /* fortunately, same on TVP3026 and MGA1064 */
 701 #define M_DAC_REG       (M_RAMDAC_BASE+0)
 702 #define M_DAC_VAL       (M_RAMDAC_BASE+1)
 703 #define M_PALETTE_MASK  (M_RAMDAC_BASE+2)
 704
 705 #define M_X_INDEX       0x00
 706 #define M_X_DATAREG     0x0A
 707
 708 #define DAC_XGENIOCTRL          0x2A
 709 #define DAC_XGENIODATA          0x2B
 710
 711 #define M_C2CTL         0x3C10
 712
 713 #define MX_OPTION_BSWAP         0x00000000
 714
 715 #ifdef __LITTLE_ENDIAN
 716 #define M_OPMODE_4BPP   (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
 717 #define M_OPMODE_8BPP   (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
 718 #define M_OPMODE_16BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
 719 #define M_OPMODE_24BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
 720 #define M_OPMODE_32BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
 721 #else
 722 #ifdef __BIG_ENDIAN
 723 #define M_OPMODE_4BPP   (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE       | M_OPMODE_DMA_BLIT)   /* TODO */
 724 #define M_OPMODE_8BPP   (M_OPMODE_DMA_LE | M_OPMODE_DIR_BE_8BPP  | M_OPMODE_DMA_BLIT)
 725 #define M_OPMODE_16BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_BE_16BPP | M_OPMODE_DMA_BLIT)
 726 #define M_OPMODE_24BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_BE_8BPP  | M_OPMODE_DMA_BLIT)   /* TODO, ?32 */
 727 #define M_OPMODE_32BPP  (M_OPMODE_DMA_LE | M_OPMODE_DIR_BE_32BPP | M_OPMODE_DMA_BLIT)
 728 #else
 729 #error "Byte ordering have to be defined. Cannot continue."
 730 #endif
 731 #endif
 732
 733 #define mga_inb(addr)           mga_readb(ACCESS_FBINFO(mmio.vbase), (addr))
 734 #define mga_inl(addr)           mga_readl(ACCESS_FBINFO(mmio.vbase), (addr))
 735 #define mga_outb(addr,val)      mga_writeb(ACCESS_FBINFO(mmio.vbase), (addr), (val))
 736 #define mga_outw(addr,val)      mga_writew(ACCESS_FBINFO(mmio.vbase), (addr), (val))
 737 #define mga_outl(addr,val)      mga_writel(ACCESS_FBINFO(mmio.vbase), (addr), (val))
 738 #define mga_readr(port,idx)     (mga_outb((port),(idx)), mga_inb((port)+1))
 739 #define mga_setr(addr,port,val) mga_outw(addr, ((val)<<8) | (port))
 740
 741 #define mga_fifo(n)     do {} while ((mga_inl(M_FIFOSTATUS) & 0xFF) < (n))
 742
 743 #define WaitTillIdle()  do {} while (mga_inl(M_STATUS) & 0x10000)
 744
 745 /* code speedup */
 746 #ifdef CONFIG_FB_MATROX_MILLENIUM
 747 #define isInterleave(x)  (x->interleave)
 748 #define isMillenium(x)   (x->millenium)
 749 #define isMilleniumII(x) (x->milleniumII)
 750 #else
 751 #define isInterleave(x)  (0)
 752 #define isMillenium(x)   (0)
 753 #define isMilleniumII(x) (0)
 754 #endif
 755
 756 #define matroxfb_DAC_lock()                   spin_lock(&ACCESS_FBINFO(lock.DAC))
 757 #define matroxfb_DAC_unlock()                 spin_unlock(&ACCESS_FBINFO(lock.DAC))
 758 #define matroxfb_DAC_lock_irqsave(flags)      spin_lock_irqsave(&ACCESS_FBINFO(lock.DAC),flags)
 759 #define matroxfb_DAC_unlock_irqrestore(flags) spin_unlock_irqrestore(&ACCESS_FBINFO(lock.DAC),flags)
 760 extern void matroxfb_DAC_out(CPMINFO int reg, int val);
 761 extern int matroxfb_DAC_in(CPMINFO int reg);
 762 extern void matroxfb_var2my(struct fb_var_screeninfo* fvsi, struct my_timming* mt);
 763 extern int matroxfb_wait_for_sync(WPMINFO u_int32_t crtc);
 764 extern int matroxfb_enable_irq(WPMINFO int reenable);
 765
 766 #ifdef MATROXFB_USE_SPINLOCKS
 767 #define CRITBEGIN  spin_lock_irqsave(&ACCESS_FBINFO(lock.accel), critflags);
 768 #define CRITEND    spin_unlock_irqrestore(&ACCESS_FBINFO(lock.accel), critflags);
 769 #define CRITFLAGS  unsigned long critflags;
 770 #else
 771 #define CRITBEGIN
 772 #define CRITEND
 773 #define CRITFLAGS
 774 #endif
 775
 776 #endif  /* __MATROXFB_H__ */