include/asm-x86/pgtable-3level.h

   1 #ifndef _I386_PGTABLE_3LEVEL_H
   2 #define _I386_PGTABLE_3LEVEL_H
   3
   4 /*
   5  * Intel Physical Address Extension (PAE) Mode - three-level page
   6  * tables on PPro+ CPUs.
   7  *
   8  * Copyright (C) 1999 Ingo Molnar <mingo@redhat.com>
   9  */
  10
  11 #define pte_ERROR(e) \
  12         printk("%s:%d: bad pte %p(%08lx%08lx).\n", __FILE__, __LINE__, &(e), (e).pte_high, (e).pte_low)
  13 #define pmd_ERROR(e) \
  14         printk("%s:%d: bad pmd %p(%016Lx).\n", __FILE__, __LINE__, &(e), pmd_val(e))
  15 #define pgd_ERROR(e) \
  16         printk("%s:%d: bad pgd %p(%016Lx).\n", __FILE__, __LINE__, &(e), pgd_val(e))
  17
  18 #define pud_none(pud)                           0
  19 #define pud_bad(pud)                            0
  20 #define pud_present(pud)                        1
  21
  22 /*
  23  * All present pages with !NX bit are kernel-executable:
  24  */
  25 static inline int pte_exec_kernel(pte_t pte)
  26 {
  27         return !(pte_val(pte) & _PAGE_NX);
  28 }
  29
  30 /* Rules for using set_pte: the pte being assigned *must* be
  31  * either not present or in a state where the hardware will
  32  * not attempt to update the pte.  In places where this is
  33  * not possible, use pte_get_and_clear to obtain the old pte
  34  * value and then use set_pte to update it.  -ben
  35  */
  36 static inline void native_set_pte(pte_t *ptep, pte_t pte)
  37 {
  38         ptep->pte_high = pte.pte_high;
  39         smp_wmb();
  40         ptep->pte_low = pte.pte_low;
  41 }
  42
  43 /*
  44  * Since this is only called on user PTEs, and the page fault handler
  45  * must handle the already racy situation of simultaneous page faults,
  46  * we are justified in merely clearing the PTE present bit, followed
  47  * by a set.  The ordering here is important.
  48  */
  49 static inline void native_set_pte_present(struct mm_struct *mm, unsigned long addr,
  50                                           pte_t *ptep, pte_t pte)
  51 {
  52         ptep->pte_low = 0;
  53         smp_wmb();
  54         ptep->pte_high = pte.pte_high;
  55         smp_wmb();
  56         ptep->pte_low = pte.pte_low;
  57 }
  58
  59 static inline void native_set_pte_atomic(pte_t *ptep, pte_t pte)
  60 {
  61         set_64bit((unsigned long long *)(ptep),native_pte_val(pte));
  62 }
  63 static inline void native_set_pmd(pmd_t *pmdp, pmd_t pmd)
  64 {
  65         set_64bit((unsigned long long *)(pmdp),native_pmd_val(pmd));
  66 }
  67 static inline void native_set_pud(pud_t *pudp, pud_t pud)
  68 {
  69         *pudp = pud;
  70 }
  71
  72 /*
  73  * For PTEs and PDEs, we must clear the P-bit first when clearing a page table
  74  * entry, so clear the bottom half first and enforce ordering with a compiler
  75  * barrier.
  76  */
  77 static inline void native_pte_clear(struct mm_struct *mm, unsigned long addr, pte_t *ptep)
  78 {
  79         ptep->pte_low = 0;
  80         smp_wmb();
  81         ptep->pte_high = 0;
  82 }
  83
  84 static inline void native_pmd_clear(pmd_t *pmd)
  85 {
  86         u32 *tmp = (u32 *)pmd;
  87         *tmp = 0;
  88         smp_wmb();
  89         *(tmp + 1) = 0;
  90 }
  91
  92 /*
  93  * Pentium-II erratum A13: in PAE mode we explicitly have to flush
  94  * the TLB via cr3 if the top-level pgd is changed...
  95  * We do not let the generic code free and clear pgd entries due to
  96  * this erratum.
  97  */
  98 static inline void pud_clear (pud_t * pud) { }
  99
 100 #define pud_page(pud) \
 101 ((struct page *) __va(pud_val(pud) & PAGE_MASK))
 102
 103 #define pud_page_vaddr(pud) \
 104 ((unsigned long) __va(pud_val(pud) & PAGE_MASK))
 105
 106
 107 /* Find an entry in the second-level page table.. */
 108 #define pmd_offset(pud, address) ((pmd_t *) pud_page(*(pud)) + \
 109                         pmd_index(address))
 110
 111 #ifdef CONFIG_SMP
 112 static inline pte_t native_ptep_get_and_clear(pte_t *ptep)
 113 {
 114         pte_t res;
 115
 116         /* xchg acts as a barrier before the setting of the high bits */
 117         res.pte_low = xchg(&ptep->pte_low, 0);
 118         res.pte_high = ptep->pte_high;
 119         ptep->pte_high = 0;
 120
 121         return res;
 122 }
 123 #else
 124 #define native_ptep_get_and_clear(xp) native_local_ptep_get_and_clear(xp)
 125 #endif
 126
 127 #define __HAVE_ARCH_PTE_SAME
 128 static inline int pte_same(pte_t a, pte_t b)
 129 {
 130         return a.pte_low == b.pte_low && a.pte_high == b.pte_high;
 131 }
 132
 133 #define pte_page(x)     pfn_to_page(pte_pfn(x))
 134
 135 static inline int pte_none(pte_t pte)
 136 {
 137         return !pte.pte_low && !pte.pte_high;
 138 }
 139
 140 static inline unsigned long pte_pfn(pte_t pte)
 141 {
 142         return (pte_val(pte) & ~_PAGE_NX) >> PAGE_SHIFT;
 143 }
 144
 145 /*
 146  * Bits 0, 6 and 7 are taken in the low part of the pte,
 147  * put the 32 bits of offset into the high part.
 148  */
 149 #define pte_to_pgoff(pte) ((pte).pte_high)
 150 #define pgoff_to_pte(off) ((pte_t) { { .pte_low = _PAGE_FILE, .pte_high = (off) } })
 151 #define PTE_FILE_MAX_BITS       32
 152
 153 /* Encode and de-code a swap entry */
 154 #define __swp_type(x)                   (((x).val) & 0x1f)
 155 #define __swp_offset(x)                 ((x).val >> 5)
 156 #define __swp_entry(type, offset)       ((swp_entry_t){(type) | (offset) << 5})
 157 #define __pte_to_swp_entry(pte)         ((swp_entry_t){ (pte).pte_high })
 158 #define __swp_entry_to_pte(x)           ((pte_t){ { .pte_high = (x).val } })
 159
 160 #define __pmd_free_tlb(tlb, x)          do { } while (0)
 161
 162 #endif /* _I386_PGTABLE_3LEVEL_H */