git.rot13.org Git - simavr/blob - simavr/cores/sim_mega644.c

   1 /*
   2         sim_mega644.c
   3
   4         Copyright 2008, 2009 Michel Pollet <buserror@gmail.com>
   5
   6         This file is part of simavr.
   7
   8         simavr is free software: you can redistribute it and/or modify
   9         it under the terms of the GNU General Public License as published by
  10         the Free Software Foundation, either version 3 of the License, or
  11         (at your option) any later version.
  12
  13         simavr is distributed in the hope that it will be useful,
  14         but WITHOUT ANY WARRANTY; without even the implied warranty of
  15         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16         GNU General Public License for more details.
  17
  18         You should have received a copy of the GNU General Public License
  19         along with simavr.  If not, see <http://www.gnu.org/licenses/>.
  20  */
  21
  22 #include </usr/include/stdio.h>
  23 #include "simavr.h"
  24 #include "sim_core_declare.h"
  25 #include "avr_eeprom.h"
  26 #include "avr_ioport.h"
  27 #include "avr_uart.h"
  28 #include "avr_timer8.h"
  29
  30 #define _AVR_IO_H_
  31 #define __ASSEMBLER__
  32 #include "avr/iom644.h"
  33
  34 static void init(struct avr_t * avr);
  35 static void reset(struct avr_t * avr);
  36
  37
  38 static struct mcu_t {
  39         avr_t core;
  40         avr_eeprom_t    eeprom;
  41         avr_ioport_t    porta, portb, portc, portd;
  42         avr_uart_t              uart0,uart1;
  43         avr_timer8_t    timer0,timer2;
  44 } mcu = {
  45         .core = {
  46                 .mmcu = "atmega644",
  47                 DEFAULT_CORE(4),
  48
  49                 .init = init,
  50                 .reset = reset,
  51         },
  52         AVR_EEPROM_DECLARE(EE_READY_vect),
  53         .porta = {
  54                 .name = 'A', .r_port = PORTA, .r_ddr = DDRA, .r_pin = PINA,
  55                 .pcint = {
  56                         .enable = AVR_IO_REGBIT(PCICR, PCIE0),
  57                         .raised = AVR_IO_REGBIT(PCIFR, PCIF0),
  58                         .vector = PCINT0_vect,
  59                 },
  60                 .r_pcint = PCMSK0,
  61         },
  62         .portb = {
  63                 .name = 'B', .r_port = PORTB, .r_ddr = DDRB, .r_pin = PINB,
  64                 .pcint = {
  65                         .enable = AVR_IO_REGBIT(PCICR, PCIE1),
  66                         .raised = AVR_IO_REGBIT(PCIFR, PCIF1),
  67                         .vector = PCINT1_vect,
  68                 },
  69                 .r_pcint = PCMSK1,
  70         },
  71         .portc = {
  72                 .name = 'C', .r_port = PORTC, .r_ddr = DDRC, .r_pin = PINC,
  73                 .pcint = {
  74                         .enable = AVR_IO_REGBIT(PCICR, PCIE2),
  75                         .raised = AVR_IO_REGBIT(PCIFR, PCIF2),
  76                         .vector = PCINT2_vect,
  77                 },
  78                 .r_pcint = PCMSK2,
  79         },
  80         .portd = {
  81                 .name = 'D', .r_port = PORTD, .r_ddr = DDRD, .r_pin = PIND,
  82                 .pcint = {
  83                         .enable = AVR_IO_REGBIT(PCICR, PCIE3),
  84                         .raised = AVR_IO_REGBIT(PCIFR, PCIF3),
  85                         .vector = PCINT3_vect,
  86                 },
  87                 .r_pcint = PCMSK3,
  88         },
  89
  90         .uart0 = {
  91                 .disabled = AVR_IO_REGBIT(PRR,PRUSART0),
  92                 .name = '0',
  93                 .r_udr = UDR0,
  94
  95                 .r_ucsra = UCSR0A,
  96                 .r_ucsrb = UCSR0B,
  97                 .r_ucsrc = UCSR0C,
  98                 .r_ubrrl = UBRR0L,
  99                 .r_ubrrh = UBRR0H,
 100                 .rxc = {
 101                         .enable = AVR_IO_REGBIT(UCSR0B, RXCIE0),
 102                         .raised = AVR_IO_REGBIT(UCSR0A, RXC0),
 103                         .vector = USART0_RX_vect,
 104                 },
 105                 .txc = {
 106                         .enable = AVR_IO_REGBIT(UCSR0B, TXCIE0),
 107                         .raised = AVR_IO_REGBIT(UCSR0A, TXC0),
 108                         .vector = USART0_TX_vect,
 109                 },
 110                 .udrc = {
 111                         .enable = AVR_IO_REGBIT(UCSR0B, UDRIE0),
 112                         .raised = AVR_IO_REGBIT(UCSR0A, UDRE0),
 113                         .vector = USART0_UDRE_vect,
 114                 },
 115         },
 116         .uart1 = {
 117                 .disabled = AVR_IO_REGBIT(PRR,PRUSART1),
 118                 .name = '1',
 119                 .r_udr = UDR1,
 120
 121                 .r_ucsra = UCSR1A,
 122                 .r_ucsrb = UCSR1B,
 123                 .r_ucsrc = UCSR1C,
 124                 .r_ubrrl = UBRR1L,
 125                 .r_ubrrh = UBRR1H,
 126                 .rxc = {
 127                         .enable = AVR_IO_REGBIT(UCSR1B, RXCIE1),
 128                         .raised = AVR_IO_REGBIT(UCSR1A, RXC1),
 129                         .vector = USART1_RX_vect,
 130                 },
 131                 .txc = {
 132                         .enable = AVR_IO_REGBIT(UCSR1B, TXCIE1),
 133                         .raised = AVR_IO_REGBIT(UCSR1A, TXC1),
 134                         .vector = USART1_TX_vect,
 135                 },
 136                 .udrc = {
 137                         .enable = AVR_IO_REGBIT(UCSR1B, UDRIE1),
 138                         .raised = AVR_IO_REGBIT(UCSR1A, UDRE1),
 139                         .vector = USART1_UDRE_vect,
 140                 },
 141         },
 142
 143         .timer0 = {
 144                 .name = '0',
 145                 .wgm = { AVR_IO_REGBIT(TCCR0A, WGM00), AVR_IO_REGBIT(TCCR0A, WGM01), AVR_IO_REGBIT(TCCR0B, WGM02) },
 146                 .cs = { AVR_IO_REGBIT(TCCR0B, CS00), AVR_IO_REGBIT(TCCR0B, CS01), AVR_IO_REGBIT(TCCR0B, CS02) },
 147                 .cs_div = { 0, 0, 3 /* 8 */, 6 /* 64 */, 8 /* 256 */, 10 /* 1024 */ },
 148
 149                 .r_ocra = OCR0A,
 150                 .r_ocrb = OCR0B,
 151                 .r_tcnt = TCNT0,
 152
 153                 .overflow = {
 154                         .enable = AVR_IO_REGBIT(TIMSK0, TOIE0),
 155                         .raised = AVR_IO_REGBIT(TIFR0, TOV0),
 156                         .vector = TIMER0_OVF_vect,
 157                 },
 158                 .compa = {
 159                         .enable = AVR_IO_REGBIT(TIMSK0, OCIE0A),
 160                         .raised = AVR_IO_REGBIT(TIFR0, OCF0A),
 161                         .vector = TIMER0_COMPA_vect,
 162                 },
 163                 .compb = {
 164                         .enable = AVR_IO_REGBIT(TIMSK0, OCIE0B),
 165                         .raised = AVR_IO_REGBIT(TIFR0, OCF0B),
 166                         .vector = TIMER0_COMPB_vect,
 167                 },
 168         },
 169         .timer2 = {
 170                 .name = '2',
 171                 .wgm = { AVR_IO_REGBIT(TCCR2A, WGM20), AVR_IO_REGBIT(TCCR2A, WGM21), AVR_IO_REGBIT(TCCR2B, WGM22) },
 172                 .cs = { AVR_IO_REGBIT(TCCR2B, CS20), AVR_IO_REGBIT(TCCR2B, CS21), AVR_IO_REGBIT(TCCR2B, CS22) },
 173                 .cs_div = { 0, 0, 3 /* 8 */, 5 /* 32 */, 6 /* 64 */, 7 /* 128 */, 8 /* 256 */, 10 /* 1024 */ },
 174
 175                 .r_ocra = OCR2A,
 176                 .r_ocrb = OCR2B,
 177                 .r_tcnt = TCNT2,
 178
 179                 // asynchronous timer source bit.. if set, use 32khz frequency
 180                 .as2 = AVR_IO_REGBIT(ASSR, AS2),
 181
 182                 .overflow = {
 183                         .enable = AVR_IO_REGBIT(TIMSK2, TOIE2),
 184                         .raised = AVR_IO_REGBIT(TIFR2, TOV2),
 185                         .vector = TIMER2_OVF_vect,
 186                 },
 187                 .compa = {
 188                         .enable = AVR_IO_REGBIT(TIMSK2, OCIE2A),
 189                         .raised = AVR_IO_REGBIT(TIFR2, OCF2A),
 190                         .vector = TIMER2_COMPA_vect,
 191                 },
 192                 .compb = {
 193                         .enable = AVR_IO_REGBIT(TIMSK2, OCIE2B),
 194                         .raised = AVR_IO_REGBIT(TIFR2, OCF2B),
 195                         .vector = TIMER2_COMPB_vect,
 196                 },
 197         },
 198 };
 199
 200 static avr_t * make()
 201 {
 202         return &mcu.core;
 203 }
 204
 205 avr_kind_t mega644 = {
 206         .names = { "atmega644", "atmega644p" },
 207         .make = make
 208 };
 209
 210 static void init(struct avr_t * avr)
 211 {
 212         struct mcu_t * mcu = (struct mcu_t*)avr;
 213
 214         printf("%s init\n", avr->mmcu);
 215
 216         avr_eeprom_init(avr, &mcu->eeprom);
 217         avr_ioport_init(avr, &mcu->porta);
 218         avr_ioport_init(avr, &mcu->portb);
 219         avr_ioport_init(avr, &mcu->portc);
 220         avr_ioport_init(avr, &mcu->portd);
 221         avr_uart_init(avr, &mcu->uart0);
 222         avr_uart_init(avr, &mcu->uart1);
 223         avr_timer8_init(avr, &mcu->timer0);
 224         avr_timer8_init(avr, &mcu->timer2);
 225 }
 226
 227 static void reset(struct avr_t * avr)
 228 {
 229 //      struct mcu_t * mcu = (struct mcu_t*)avr;
 230 }