git.rot13.org Git - BML_sump2/blob - sump2/impl/impl_syn.prj

   1 #-- Synopsys, Inc.\r
   2 #-- Project file C:\Users\shchen\Documents\shao\iCE_demo\to_ted\release\LED_rotation\impl\impl_syn.prj\r
   3 #project files\r
   4 \r
   5 add_file -verilog -lib work "../source/top.v" \r
   6 add_file -verilog -lib work "../source/core.v" \r
   7 add_file -verilog -lib work "../source/mesa2ctrl.v" \r
   8 add_file -verilog -lib work "../source/mesa2lb.v" \r
   9 add_file -verilog -lib work "../source/mesa_core.v" \r
  10 add_file -verilog -lib work "../source/mesa_decode.v" \r
  11 add_file -verilog -lib work "../source/spi_byte2bit.v" \r
  12 add_file -verilog -lib work "../source/spi_prom.v" \r
  13 add_file -verilog -lib work "../source/time_stamp.v" \r
  14 add_file -verilog -lib work "../source/mesa_phy.v" \r
  15 add_file -verilog -lib work "../source/mesa_uart.v" \r
  16 add_file -verilog -lib work "../source/mesa_tx_uart.v" \r
  17 add_file -verilog -lib work "../source/mesa_ascii2nibble.v" \r
  18 add_file -verilog -lib work "../source/mesa_byte2ascii.v" \r
  19 add_file -verilog -lib work "../source/sump2.v" \r
  20 add_file -verilog -lib work "../source/top_pll.v" \r
  21 add_file -constraint -lib work "../constraint/top.sdc"\r
  22 #implementation: "impl_Implmnt"\r
  23 impl -add impl_Implmnt -type fpga\r
  24 \r
  25 #implementation attributes\r
  26 set_option -vlog_std v2001\r
  27 set_option -project_relative_includes 1\r
  28 \r
  29 #device options\r
  30 set_option -technology SBTiCE40\r
  31 set_option -part iCE40HX1K\r
  32 set_option -package TQ144\r
  33 set_option -speed_grade \r
  34 set_option -part_companion ""\r
  35 \r
  36 #compilation/mapping options\r
  37 \r
  38 # mapper_options\r
  39 set_option -frequency auto\r
  40 set_option -write_verilog 0\r
  41 set_option -write_vhdl 0\r
  42 \r
  43 # Silicon Blue iCE40\r
  44 set_option -maxfan 10000\r
  45 set_option -disable_io_insertion 0\r
  46 set_option -pipe 1\r
  47 set_option -retiming 0\r
  48 set_option -update_models_cp 0\r
  49 set_option -fixgatedclocks 2\r
  50 set_option -fixgeneratedclocks 0\r
  51 \r
  52 # NFilter\r
  53 set_option -popfeed 0\r
  54 set_option -constprop 0\r
  55 set_option -createhierarchy 0\r
  56 \r
  57 # sequential_optimization_options\r
  58 set_option -symbolic_fsm_compiler 1\r
  59 \r
  60 # Compiler Options\r
  61 set_option -compiler_compatible 0\r
  62 set_option -resource_sharing 1\r
  63 \r
  64 #automatic place and route (vendor) options\r
  65 set_option -write_apr_constraint 1\r
  66 \r
  67 #set result format/file last\r
  68 project -result_format "edif"\r
  69 project -result_file ./impl_Implmnt/impl.edf\r
  70 impl -active impl_Implmnt\r
  71 project -run synthesis -clean\r