kernel/linux/arch/arm/mach-s3c2410/mach-bast.c

   1 /* linux/arch/arm/mach-s3c2410/mach-bast.c
   2  *
   3  * Copyright (c) 2003 Simtec Electronics
   4  *   Ben Dooks <ben@simtec.co.uk>
   5  *
   6  * http://www.simtec.co.uk/products/EB2410ITX/
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * Modifications:
  13  *     16-May-2003 BJD  Created initial version
  14  *     16-Aug-2003 BJD  Fixed header files and copyright, added URL
  15  *     05-Sep-2003 BJD  Moved to v2.6 kernel
  16  *     06-Jan-2003 BJD  Updates for <arch/map.h>
  17  *     18-Jan-2003 BJD  Added serial port configuration
  18 */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/types.h>
  22 #include <linux/interrupt.h>
  23 #include <linux/list.h>
  24 #include <linux/timer.h>
  25 #include <linux/init.h>
  26
  27 #include <asm/mach/arch.h>
  28 #include <asm/mach/map.h>
  29 #include <asm/mach/irq.h>
  30
  31 #include <asm/arch/bast-map.h>
  32
  33 #include <asm/hardware.h>
  34 #include <asm/io.h>
  35 #include <asm/irq.h>
  36 #include <asm/mach-types.h>
  37
  38 //#include <asm/debug-ll.h>
  39 #include <asm/arch/regs-serial.h>
  40
  41 #include "s3c2410.h"
  42
  43 /* macros for virtual address mods for the io space entries */
  44 #define VA_C5(item) ((item) + BAST_VAM_CS5)
  45 #define VA_C4(item) ((item) + BAST_VAM_CS4)
  46 #define VA_C3(item) ((item) + BAST_VAM_CS3)
  47 #define VA_C2(item) ((item) + BAST_VAM_CS2)
  48
  49 /* macros to modify the physical addresses for io space */
  50
  51 #define PA_CS2(item) ((item) + S3C2410_CS2)
  52 #define PA_CS3(item) ((item) + S3C2410_CS3)
  53 #define PA_CS4(item) ((item) + S3C2410_CS4)
  54 #define PA_CS5(item) ((item) + S3C2410_CS5)
  55
  56 static struct map_desc bast_iodesc[] __initdata = {
  57   /* ISA IO areas */
  58
  59   { S3C2410_VA_ISA_BYTE, PA_CS2(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
  60   { S3C2410_VA_ISA_WORD, PA_CS3(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
  61
  62   /* we could possibly compress the next set down into a set of smaller tables
  63    * pagetables, but that would mean using an L2 section, and it still means
  64    * we cannot actually feed the same register to an LDR due to 16K spacing
  65    */
  66
  67   /* bast CPLD control registers, and external interrupt controls */
  68   { BAST_VA_CTRL1, BAST_PA_CTRL1,                  SZ_1M, MT_DEVICE },
  69   { BAST_VA_CTRL2, BAST_PA_CTRL2,                  SZ_1M, MT_DEVICE },
  70   { BAST_VA_CTRL3, BAST_PA_CTRL3,                  SZ_1M, MT_DEVICE },
  71   { BAST_VA_CTRL4, BAST_PA_CTRL4,                  SZ_1M, MT_DEVICE },
  72
  73   /* PC104 IRQ mux */
  74   { BAST_VA_PC104_IRQREQ,  BAST_PA_PC104_IRQREQ,   SZ_1M, MT_DEVICE },
  75   { BAST_VA_PC104_IRQRAW,  BAST_PA_PC104_IRQRAW,   SZ_1M, MT_DEVICE },
  76   { BAST_VA_PC104_IRQMASK, BAST_PA_PC104_IRQMASK,  SZ_1M, MT_DEVICE },
  77
  78   /* onboard 8bit lcd port */
  79
  80   { BAST_VA_LCD_RCMD1,  BAST_PA_LCD_RCMD1,         SZ_1M, MT_DEVICE },
  81   { BAST_VA_LCD_WCMD1,  BAST_PA_LCD_WCMD1,         SZ_1M, MT_DEVICE },
  82   { BAST_VA_LCD_RDATA1, BAST_PA_LCD_RDATA1,        SZ_1M, MT_DEVICE },
  83   { BAST_VA_LCD_WDATA1, BAST_PA_LCD_WDATA1,        SZ_1M, MT_DEVICE },
  84   { BAST_VA_LCD_RCMD2,  BAST_PA_LCD_RCMD2,         SZ_1M, MT_DEVICE },
  85   { BAST_VA_LCD_WCMD2,  BAST_PA_LCD_WCMD2,         SZ_1M, MT_DEVICE },
  86   { BAST_VA_LCD_RDATA2, BAST_PA_LCD_RDATA2,        SZ_1M, MT_DEVICE },
  87   { BAST_VA_LCD_WDATA2, BAST_PA_LCD_WDATA2,        SZ_1M, MT_DEVICE },
  88
  89   /* peripheral space... one for each of fast/slow/byte/16bit */
  90   /* note, ide is only decoded in word space, even though some registers
  91    * are only 8bit */
  92
  93   /* slow, byte */
  94   { VA_C2(BAST_VA_ISAIO),   PA_CS2(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
  95   { VA_C2(BAST_VA_ISAMEM),  PA_CS2(BAST_PA_ISAMEM),   SZ_16M, MT_DEVICE },
  96   { VA_C2(BAST_VA_ASIXNET), PA_CS3(BAST_PA_ASIXNET),  SZ_1M,  MT_DEVICE },
  97   { VA_C2(BAST_VA_SUPERIO), PA_CS2(BAST_PA_SUPERIO),  SZ_1M,  MT_DEVICE },
  98   { VA_C2(BAST_VA_DM9000),  PA_CS2(BAST_PA_DM9000),   SZ_1M,  MT_DEVICE },
  99   { VA_C2(BAST_VA_IDEPRI),  PA_CS3(BAST_PA_IDEPRI),   SZ_1M,  MT_DEVICE },
 100   { VA_C2(BAST_VA_IDESEC),  PA_CS3(BAST_PA_IDESEC),   SZ_1M,  MT_DEVICE },
 101   { VA_C2(BAST_VA_IDEPRIAUX), PA_CS3(BAST_PA_IDEPRIAUX), SZ_1M, MT_DEVICE },
 102   { VA_C2(BAST_VA_IDESECAUX), PA_CS3(BAST_PA_IDESECAUX), SZ_1M, MT_DEVICE },
 103
 104   /* slow, word */
 105   { VA_C3(BAST_VA_ISAIO),   PA_CS3(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
 106   { VA_C3(BAST_VA_ISAMEM),  PA_CS3(BAST_PA_ISAMEM),   SZ_16M, MT_DEVICE },
 107   { VA_C3(BAST_VA_ASIXNET), PA_CS3(BAST_PA_ASIXNET),  SZ_1M,  MT_DEVICE },
 108   { VA_C3(BAST_VA_SUPERIO), PA_CS3(BAST_PA_SUPERIO),  SZ_1M,  MT_DEVICE },
 109   { VA_C3(BAST_VA_DM9000),  PA_CS3(BAST_PA_DM9000),   SZ_1M,  MT_DEVICE },
 110   { VA_C3(BAST_VA_IDEPRI),  PA_CS3(BAST_PA_IDEPRI),   SZ_1M,  MT_DEVICE },
 111   { VA_C3(BAST_VA_IDESEC),  PA_CS3(BAST_PA_IDESEC),   SZ_1M,  MT_DEVICE },
 112   { VA_C3(BAST_VA_IDEPRIAUX), PA_CS3(BAST_PA_IDEPRIAUX), SZ_1M, MT_DEVICE },
 113   { VA_C3(BAST_VA_IDESECAUX), PA_CS3(BAST_PA_IDESECAUX), SZ_1M, MT_DEVICE },
 114
 115   /* fast, byte */
 116   { VA_C4(BAST_VA_ISAIO),   PA_CS4(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
 117   { VA_C4(BAST_VA_ISAMEM),  PA_CS4(BAST_PA_ISAMEM),   SZ_16M, MT_DEVICE },
 118   { VA_C4(BAST_VA_ASIXNET), PA_CS5(BAST_PA_ASIXNET),  SZ_1M,  MT_DEVICE },
 119   { VA_C4(BAST_VA_SUPERIO), PA_CS4(BAST_PA_SUPERIO),  SZ_1M,  MT_DEVICE },
 120   { VA_C4(BAST_VA_DM9000),  PA_CS4(BAST_PA_DM9000),   SZ_1M,  MT_DEVICE },
 121   { VA_C4(BAST_VA_IDEPRI),  PA_CS5(BAST_PA_IDEPRI),   SZ_1M,  MT_DEVICE },
 122   { VA_C4(BAST_VA_IDESEC),  PA_CS5(BAST_PA_IDESEC),   SZ_1M,  MT_DEVICE },
 123   { VA_C4(BAST_VA_IDEPRIAUX), PA_CS5(BAST_PA_IDEPRIAUX), SZ_1M, MT_DEVICE },
 124   { VA_C4(BAST_VA_IDESECAUX), PA_CS5(BAST_PA_IDESECAUX), SZ_1M, MT_DEVICE },
 125
 126   /* fast, word */
 127   { VA_C5(BAST_VA_ISAIO),   PA_CS5(BAST_PA_ISAIO),    SZ_16M, MT_DEVICE },
 128   { VA_C5(BAST_VA_ISAMEM),  PA_CS5(BAST_PA_ISAMEM),   SZ_16M, MT_DEVICE },
 129   { VA_C5(BAST_VA_ASIXNET), PA_CS5(BAST_PA_ASIXNET),  SZ_1M,  MT_DEVICE },
 130   { VA_C5(BAST_VA_SUPERIO), PA_CS5(BAST_PA_SUPERIO),  SZ_1M,  MT_DEVICE },
 131   { VA_C5(BAST_VA_DM9000),  PA_CS5(BAST_PA_DM9000),   SZ_1M,  MT_DEVICE },
 132   { VA_C5(BAST_VA_IDEPRI),  PA_CS5(BAST_PA_IDEPRI),   SZ_1M,  MT_DEVICE },
 133   { VA_C5(BAST_VA_IDESEC),  PA_CS5(BAST_PA_IDESEC),   SZ_1M,  MT_DEVICE },
 134   { VA_C5(BAST_VA_IDEPRIAUX), PA_CS5(BAST_PA_IDEPRIAUX), SZ_1M, MT_DEVICE },
 135   { VA_C5(BAST_VA_IDESECAUX), PA_CS5(BAST_PA_IDESECAUX), SZ_1M, MT_DEVICE },
 136 };
 137
 138 #define UCON S3C2410_UCON_DEFAULT | S3C2410_UCON_UCLK
 139 #define ULCON S3C2410_LCON_CS8 | S3C2410_LCON_PNONE | S3C2410_LCON_STOPB
 140 #define UFCON S3C2410_UFCON_RXTRIG8 | S3C2410_UFCON_FIFOMODE
 141
 142 /* base baud rate for all our UARTs */
 143 static unsigned long bast_serial_clock = 24*1000*1000;
 144
 145 static struct s3c2410_uartcfg bast_uartcfgs[] = {
 146         [0] = {
 147                 .hwport      = 0,
 148                 .flags       = 0,
 149                 .clock       = &bast_serial_clock,
 150                 .ucon        = UCON,
 151                 .ulcon       = ULCON,
 152                 .ufcon       = UFCON,
 153         },
 154         [1] = {
 155                 .hwport      = 1,
 156                 .flags       = 0,
 157                 .clock       = &bast_serial_clock,
 158                 .ucon        = UCON,
 159                 .ulcon       = ULCON,
 160                 .ufcon       = UFCON,
 161         },
 162         /* port 2 is not actually used */
 163         [2] = {
 164                 .hwport      = 2,
 165                 .flags       = 0,
 166                 .clock       = &bast_serial_clock,
 167                 .ucon        = UCON,
 168                 .ulcon       = ULCON,
 169                 .ufcon       = UFCON,
 170         }
 171 };
 172
 173
 174 void __init bast_map_io(void)
 175 {
 176         s3c2410_map_io(bast_iodesc, ARRAY_SIZE(bast_iodesc));
 177         s3c2410_uartcfgs = bast_uartcfgs;
 178 }
 179
 180 void __init bast_init_irq(void)
 181 {
 182         //llprintk("bast_init_irq:\n");
 183
 184         s3c2410_init_irq();
 185
 186 }
 187
 188 void __init bast_init_time(void)
 189 {
 190         s3c2410_init_time();
 191 }
 192
 193 MACHINE_START(BAST, "Simtec-BAST")
 194      MAINTAINER("Ben Dooks <ben@simtec.co.uk>")
 195      BOOT_MEM(S3C2410_SDRAM_PA, S3C2410_PA_UART, S3C2410_VA_UART)
 196      BOOT_PARAMS(S3C2410_SDRAM_PA + 0x100)
 197      MAPIO(bast_map_io)
 198      INITIRQ(bast_init_irq)
 199      INITTIME(bast_init_time)
 200 MACHINE_END