fxload fx2lp dev board
[fx2fw-sdcc] / readme.txt
1 usb_jtag using Cypress FX2 chip\r
2 ===============================\r
3 \r
4 The code in this directory is for Cypress FX2 (e.g. CY7C68013A) and can be compiled with\r
5 the SDCC compiler (I tried version 2.6 as shipped with Ubuntu 6.10). Once I had a version\r
6 that could be compiled with Keil tools (until early 2007), but switched to SDCC because I \r
7 usually develop on a Linux host.\r
8 \r
9 No logic beside the FX2 itself and only a few external components are required for a basic\r
10 JTAG adapter. I don't have detailed schematics available; my test setup consists of a FX2\r
11 on a custom board where it's directly connected to a Cyclone FPGA.\r
12 \r
13         ____________\r
14        |            |\r
15        | Cypress    |\r
17        | CY7C68013A |\r
18        |____________|\r
19         __|__________\r
20        |             |\r
21        | 24 MHz XTAL |\r
22        |_____________|\r
23 \r
24 \r
25 Similar eval boards are now available from fpga4fun.com - the boards named\r
26 "Saxo-L" and "Xylo-EM" are pre-wired for use with an adapted version of my\r
27 code, while "Saxo" and "Xylo" can be used after soldering 4 extra wires:\r
28 \r
29         http://www.fpga4fun.com/board_Xylo.html\r
30 \r
31 \r
32 As is, the code assumes the following pin assignment:\r
33 \r
34  Port C.0: TDI\r
35  Port C.1: TDO\r
36  Port C.2: TCK\r
37  Port C.3: TMS\r
38 \r
39 Other assignments are possible; you'll have to adapt the definitions in hardware.h and maybe\r
40 in hw_*.c, too.\r
41 \r
42 The USB identification data (vendor/product ID, strings, ...) can be modified in dscr.a51. My\r
43 firmware emulates the 128 byte EEPROM that usually holds configuration data for the FT245 and\r
44 which can be read from the host; its content is computed from the data in dscr.a51 as well.\r
45 \r
46 The WAKEUP pin should be high for the re-numeration to work reliably (thanks Jean/fpga4fun!)\r
47 \r
48 From this release on, there is new code to support running in the "Xilinx\r
49 Platform Cable USB". If you select HARDWARE=hw_xpcu_i or hw_xpcu_x at the top\r
50 of the Makefile, a firmware for the XPCU will be built. I've tested this only\r
51 with unmodified CPLD version 18 (0x12) on a Spartan-3E starter kit, as it was\r
52 programmed by my WebPack 8.2i. The code needs optimization; yet it is merely a\r
53 proof of concept.\r
54 \r
55  hw_xpcu_i: Access "internal" chain (the XPCU CPLD, IC3, itself)\r
56  hw_xpcu_x: Access "external" chain (the Spartan 3E, PROM, etc.)\r
57 \r
58 Changes since previous release on 2007-01-28:\r
59   - Initial suppport for running on Xilinx XPCU.\r
60   - New FX2 code, based on USRP2 from the GNU Radio Project;\r
61   - Firmware can now be compiled using SDCC 2.6. No more Keil support.\r
62   - EEPROM content is automatically computed from descriptors, including checksum.\r
63 \r
64 Changes since initial release on 2006-04-23:\r
65   - added this readme.txt\r
66   - reorganized my project folder: diff is now created from Subversion repository\r
67   - stripped *.dist extension from eeprom.c and dscr.a51 \r
68   - added unique proper product and vendor ID (thanks to Antti Lukats!)\r
69   - fixed checksum in eeprom.c\r
70   - added comments about AS/PS mode pins in usbjtag.c\r
71 \r
72 \r