4e03e5070e2e3fdbfbe614e2feb9bd48114db915
[goodfet] / client / GoodFETARM7.py
1 #!/usr/bin/env python
2 # GoodFET ARM Client Library
3
4 #
5 # Good luck with alpha / beta code.
6 # Contributions and bug reports welcome.
7 #
8 # todo:
9 #  * full cycle debugging.. halt to resume
10 #  * ensure correct PC handling
11 #  * flash manipulation (probably need to get the specific chip for this one)
12 #  * set security (chip-specific)
13 #  * -ancilary/faster- ldm/stm versions of memory access  (had trouble in past, possibly also due to haphazard abuse of DCLK)
14 #  
15 # fixme now stuff:
16 #  * thumb mode get/set_register
17 #  * thumb to arm mode
18 #  * rethink the whole python/c trade-off for cross-python session debugging
19
20 import sys, binascii, struct, time
21 import atlasutils.smartprint as asp
22 from GoodFET import GoodFET
23 from intelhex import IntelHex
24
25
26 #Global Commands
27 READ  = 0x00
28 WRITE = 0x01
29 PEEK  = 0x02
30 POKE  = 0x03
31 SETUP = 0x10
32 START = 0x20
33 STOP  = 0x21
34 CALL  = 0x30
35 EXEC  = 0x31
36 NOK   = 0x7E
37 OK    = 0x7F
38
39 # ARM7TDMI JTAG commands
40 IR_SHIFT =                  0x80
41 DR_SHIFT =                  0x81
42 RESETTAP =                  0x82
43 RESETTARGET =               0x86
44 GET_REGISTER =              0x87
45 SET_REGISTER =              0x88
46 DEBUG_INSTR =               0x89
47 # Really ARM specific stuff
48 WAIT_DBG =                  0x91
49 CHAIN0 =                    0x93
50 SCANCHAIN1 =                0x94
51 EICE_READ =                 0x95
52 EICE_WRITE =                0x96
53
54 IR_EXTEST           =  0x0
55 IR_SCAN_N           =  0x2
56 IR_SAMPLE           =  0x3
57 IR_RESTART          =  0x4
58 IR_CLAMP            =  0x5
59 IR_HIGHZ            =  0x7
60 IR_CLAMPZ           =  0x9
61 IR_INTEST           =  0xC
62 IR_IDCODE           =  0xE
63 IR_BYPASS           =  0xF
64
65 DBG_DBGACK =    1
66 DBG_DBGRQ =     2
67 DBG_IFEN =      4
68 DBG_cgenL =     8
69 DBG_TBIT =      16
70
71
72 EICE_DBGCTRL =                     0  # read 3 bit - Debug Control
73 EICE_DBGCTRL_BITLEN =              3
74 EICE_DBGSTATUS =                   1  # read 5 bit - Debug Status
75 EICE_DBGSTATUS_BITLEN =            5
76 EICE_DBGCCR =                      4  # read 6 bit - Debug Comms Control Register
77 EICE_DBGCCR_BITLEN =               6
78 EICE_DBGCDR =                      5  # r/w 32 bit - Debug Comms Data Register
79 EICE_WP0ADDR =                     8  # r/w 32 bit - Watchpoint 0 Address
80 EICE_WP0ADDRMASK =                 9  # r/w 32 bit - Watchpoint 0 Addres Mask
81 EICE_WP0DATA =                     10 # r/w 32 bit - Watchpoint 0 Data
82 EICE_WP0DATAMASK =                 11 # r/w 32 bit - Watchpoint 0 Data Masl
83 EICE_WP0CTRL =                     12 # r/w 9 bit - Watchpoint 0 Control Value
84 EICE_WP0CTRLMASK =                 13 # r/w 8 bit - Watchpoint 0 Control Mask
85 EICE_WP1ADDR =                     16 # r/w 32 bit - Watchpoint 0 Address
86 EICE_WP1ADDRMASK =                 17 # r/w 32 bit - Watchpoint 0 Addres Mask
87 EICE_WP1DATA =                     18 # r/w 32 bit - Watchpoint 0 Data
88 EICE_WP1DATAMASK =                 19 # r/w 32 bit - Watchpoint 0 Data Masl
89 EICE_WP1CTRL =                     20 # r/w 9 bit - Watchpoint 0 Control Value
90 EICE_WP1CTRLMASK =                 21 # r/w 8 bit - Watchpoint 0 Control Mask
91
92 MSB         = 0
93 LSB         = 1
94 NOEND       = 2
95 NORETIDLE   = 4
96
97 F_TBIT      = 1<<40
98
99 PM_usr = 0b10000
100 PM_fiq = 0b10001
101 PM_irq = 0b10010
102 PM_svc = 0b10011
103 PM_abt = 0b10111
104 PM_und = 0b11011
105 PM_sys = 0b11111
106 proc_modes = {
107     0:      ("UNKNOWN, MESSED UP PROCESSOR MODE","fsck", "This should Never happen.  MCU is in funky state!"),
108     PM_usr: ("User Processor Mode", "usr", "Normal program execution mode"),
109     PM_fiq: ("FIQ Processor Mode", "fiq", "Supports a high-speed data transfer or channel process"),
110     PM_irq: ("IRQ Processor Mode", "irq", "Used for general-purpose interrupt handling"),
111     PM_svc: ("Supervisor Processor Mode", "svc", "A protected mode for the operating system"),
112     PM_abt: ("Abort Processor Mode", "abt", "Implements virtual memory and/or memory protection"),
113     PM_und: ("Undefined Processor Mode", "und", "Supports software emulation of hardware coprocessor"),
114     PM_sys: ("System Processor Mode", "sys", "Runs privileged operating system tasks (ARMv4 and above)"),
115 }
116
117 PSR_bits = [ 
118     None, None, None, None, None, "Thumb", "nFIQ_int", "nIRQ_int", 
119     "nImprDataAbort_int", "BIGendian", None, None, None, None, None, None, 
120     "GE_0", "GE_1", "GE_2", "GE_3", None, None, None, None, 
121     "Jazelle", None, None, "Q (DSP-overflow)", "oVerflow", "Carry", "Zero", "Neg",
122     ]
123
124 ARM_INSTR_NOP =             0xe1a00000L
125 ARM_INSTR_BX_R0 =           0xe12fff10L
126 ARM_INSTR_STR_Rx_r14 =      0xe58f0000L # from atmel docs
127 ARM_READ_REG =              ARM_INSTR_STR_Rx_r14
128 ARM_INSTR_LDR_Rx_r14 =      0xe59f0000L # from atmel docs
129 ARM_WRITE_REG =             ARM_INSTR_LDR_Rx_r14
130 ARM_INSTR_LDR_R1_r0_4 =     0xe4901004L
131 ARM_READ_MEM =              ARM_INSTR_LDR_R1_r0_4
132 ARM_INSTR_STR_R1_r0_4 =     0xe4801004L
133 ARM_WRITE_MEM =             ARM_INSTR_STR_R1_r0_4
134 ARM_INSTR_MRS_R0_CPSR =     0xe10f0000L
135 ARM_INSTR_MSR_cpsr_cxsf_R0 =0xe12ff000L
136 ARM_INSTR_STMIA_R14_r0_rx = 0xE88E0000L      # add up to 65k to indicate which registers...
137 ARM_STORE_MULTIPLE =        ARM_INSTR_STMIA_R14_r0_rx
138 ARM_INSTR_SKANKREGS =       0xE88F7fffL
139 ARM_INSTR_CLOBBEREGS =      0xE89F7fffL
140
141 ARM_INSTR_B_IMM =           0xea000000L
142 ARM_INSTR_B_PC =            0xea000000L
143 ARM_INSTR_BX_PC =           0xe1200010L      # need to set r0 to the desired address
144 THUMB_INSTR_LDR_R0_r0 =     0x68006800L
145 THUMB_WRITE_REG =           THUMB_INSTR_LDR_R0_r0
146 THUMB_INSTR_STR_R0_r0 =     0x60006000L
147 THUMB_READ_REG =            THUMB_INSTR_STR_R0_r0
148 THUMB_INSTR_MOV_R0_PC =     0x46b846b8L
149 THUMB_INSTR_MOV_PC_R0 =     0x46474647L
150 THUMB_INSTR_BX_PC =         0x47784778L
151 THUMB_INSTR_NOP =           0x1c001c00L
152 THUMB_INSTR_B_IMM =         0xe000e000L
153 ARM_REG_PC =                15
154
155 nRW         = 0
156 MAS0        = 1
157 MAS1        = 2
158 nOPC        = 3
159 nTRANS      = 4
160 EXTERN      = 5
161 CHAIN       = 6
162 RANGE       = 7
163 ENABLE      = 8
164
165 DBGCTRLBITS = {
166         'nRW':nRW,
167         'MAS0':MAS0,
168         'MAS1':MAS1,
169         'nOPC':nOPC,
170         'nTRANS':nTRANS,
171         'EXTERN':EXTERN,
172         'CHAIN':CHAIN,
173         'RANGE':RANGE,
174         'ENABLE':ENABLE,
175         1<<nRW:'nRW',
176         1<<MAS0:'MAS0',
177         1<<MAS1:'MAS1',
178         1<<nOPC:'nOPC',
179         1<<nTRANS:'nTRANS',
180         1<<EXTERN:'EXTERN',
181         1<<CHAIN:'CHAIN',
182         1<<RANGE:'RANGE',
183         1<<ENABLE:'ENABLE',
184         }
185
186 #### TOTALLY BROKEN, NEED VALIDATION AND TESTING
187 PCOFF_DBGRQ = 4 * 4
188 PCOFF_WATCH = 4 * 4
189 PCOFF_BREAK = 4 * 4
190
191
192 def debugstr(strng):
193     print >>sys.stderr,(strng)
194 def PSRdecode(psrval):
195     output = [ "(%s mode)"%proc_modes[psrval&0x1f][1] ]
196     for x in xrange(5,32):
197         if psrval & (1<<x):
198             output.append(PSR_bits[x])
199     return " ".join(output)
200    
201 fmt = [None, "B", "<H", None, "<L", None, None, None, "<Q"]
202 def chop(val,byts):
203     s = struct.pack(fmt[byts], val)
204     return [ord(b) for b in s ]
205         
206 class GoodFETARM(GoodFET):
207     """A GoodFET variant for use with ARM7TDMI microprocessor."""
208     def __init__(self):
209         GoodFET.__init__(self)
210         self.storedPC =         0xffffffff
211         self.current_dbgstate = 0xffffffff
212         self.flags =            0xffffffff
213         self.nothing =          0xffffffff
214     def __del__(self):
215         try:
216             if (self.ARMget_dbgstate()&9) == 9:
217                 self.resume()
218         except:
219             sys.excepthook(*sys.exc_info())
220     def setup(self):
221         """Move the FET into the JTAG ARM application."""
222         #print "Initializing ARM."
223         self.writecmd(0x13,SETUP,0,self.data)
224     def getpc(self):
225         return self.ARMgetPC()
226     def flash(self,file):
227         """Flash an intel hex file to code memory."""
228         print "Flash not implemented.";
229     def dump(self,file,start=0,stop=0xffff):
230         """Dump an intel hex file from code memory."""
231         print "Dump not implemented.";
232     def ARMshift_IR(self, IR, noretidle=0):
233         self.writecmd(0x13,IR_SHIFT,2, [IR, LSB|noretidle])
234         return self.data
235     def ARMshift_DR(self, data, bits, flags):
236         self.writecmd(0x13,DR_SHIFT,8,[bits&0xff, flags&0xff, 0, 0, data&0xff,(data>>8)&0xff,(data>>16)&0xff,(data>>24)&0xff])
237         return self.data
238     def ARMwaitDBG(self, timeout=0xff):
239         self.current_dbgstate = self.ARMget_dbgstate()
240         while ( not ((self.current_dbgstate & 9L) == 9)):
241             timeout -=1
242             self.current_dbgstate = self.ARMget_dbgstate()
243         return timeout
244     def ARMident(self):
245         """Get an ARM's ID."""
246         self.ARMshift_IR(IR_IDCODE,0)
247         self.ARMshift_DR(0,32,LSB)
248         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
249         return retval
250     def ARMidentstr(self):
251         ident=self.ARMident()
252         ver     = ident >> 28
253         partno  = (ident >> 12) & 0x10
254         mfgid   = ident & 0xfff
255         return "mfg: %x\npartno: %x\nver: %x\n(%x)" % (ver, partno, mfgid, ident); 
256     def ARMeice_write(self, reg, val):
257         data = chop(val,4)
258         data.extend([reg])
259         retval = self.writecmd(0x13, EICE_WRITE, 5, data)
260         return retval
261     def ARMeice_read(self, reg):
262         self.writecmd(0x13, EICE_READ, 1, [reg])
263         retval, = struct.unpack("<L",self.data)
264         return retval
265     def ARMget_dbgstate(self):
266         """Read the config register of an ARM."""
267         self.ARMeice_read(EICE_DBGSTATUS)
268         self.current_dbgstate = struct.unpack("<L", self.data[:4])[0]
269         return self.current_dbgstate
270     status = ARMget_dbgstate
271     def statusstr(self):
272         """Check the status as a string."""
273         status=self.status()
274         str=""
275         i=1
276         while i<0x20:
277             if(status&i):
278                 str="%s %s" %(self.ARMstatusbits[i],str)
279             i*=2
280         return str
281     def ARMget_dbgctrl(self):
282         """Read the config register of an ARM."""
283         self.ARMeice_read(EICE_DBGCTRL)
284         retval = struct.unpack("<L", self.data[:4])[0]
285         return retval
286     def ARMset_dbgctrl(self,config):
287         """Write the config register of an ARM."""
288         self.ARMeice_write(EICE_DBGCTRL, config&7)
289     def ARMgetPC(self):
290         """Get an ARM's PC. Note: real PC gets all wonky in debug mode, this is the "saved" PC"""
291         return self.storedPC
292     def ARMsetPC(self, val):
293         """Set an ARM's PC.  Note: real PC gets all wonky in debug mode, this changes the "saved" PC which is used when exiting debug mode"""
294         self.storedPC = val
295     def ARMget_register(self, reg):
296         """Get an ARM's Register"""
297         self.writecmd(0x13,GET_REGISTER,1,[reg&0xf])
298         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
299         return retval
300     def ARMset_register(self, reg, val):
301         """Get an ARM's Register"""
302         self.writecmd(0x13,SET_REGISTER,8,[val&0xff, (val>>8)&0xff, (val>>16)&0xff, val>>24, reg,0,0,0])
303         retval = struct.unpack("<L", "".join(self.data[0:4]))[0]
304         return retval
305     def ARMget_registers(self):
306         """Get ARM Registers"""
307         regs = [ self.ARMget_register(x) for x in range(15) ]
308         regs.append(self.ARMgetPC())            # make sure we snag the "static" version of PC
309         return regs
310     def ARMset_registers(self, regs, mask):
311         """Set ARM Registers"""
312         for x in xrange(15):
313           if (1<<x) & mask:
314             self.ARMset_register(x,regs.pop())
315         if (1<<15) & mask:                      # make sure we set the "static" version of PC or changes will be lost
316           self.ARMsetPC(regs.pop())
317     def ARMdebuginstr(self,instr,bkpt):
318         if type (instr) == int or type(instr) == long:
319             instr = struct.pack("<L", instr)
320         instr = [int("0x%x"%ord(x),16) for x in instr]
321         instr.extend([bkpt])
322         self.writecmd(0x13,DEBUG_INSTR,len(instr),instr)
323         return (self.data)
324     def ARM_nop(self, bkpt):
325         if self.status() & DBG_TBIT:
326             return self.ARMdebuginstr(THUMB_INSTR_NOP, bkpt)
327         return self.ARMdebuginstr(ARM_INSTR_NOP, bkpt)
328     def ARMrestart(self):
329         self.ARMshift_IR(IR_RESTART)
330     def ARMset_watchpoint0(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
331         self.ARMeice_write(EICE_WP0ADDR, addr);           # write 0 in watchpoint 0 address
332         self.ARMeice_write(EICE_WP0ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 0 address mask
333         self.ARMeice_write(EICE_WP0DATA, data);           # write 0 in watchpoint 0 data
334         self.ARMeice_write(EICE_WP0DATAMASK, datamask);   # write 0xffffffff in watchpoint 0 data mask
335         self.ARMeice_write(EICE_WP0CTRL, ctrl);           # write 0x00000100 in watchpoint 0 control value register (enables watchpoint)
336         self.ARMeice_write(EICE_WP0CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 0 control mask - only detect the fetch instruction
337         return self.data
338     def ARMset_watchpoint1(self, addr, addrmask, data, datamask, ctrl, ctrlmask):
339         self.ARMeice_write(EICE_WP1ADDR, addr);           # write 0 in watchpoint 1 address
340         self.ARMeice_write(EICE_WP1ADDRMASK, addrmask);   # write 0xffffffff in watchpoint 1 address mask
341         self.ARMeice_write(EICE_WP1DATA, data);           # write 0 in watchpoint 1 data
342         self.ARMeice_write(EICE_WP1DATAMASK, datamask);   # write 0xffffffff in watchpoint 1 data mask
343         self.ARMeice_write(EICE_WP1CTRL, ctrl);           # write 0x00000100 in watchpoint 1 control value register (enables watchpoint)
344         self.ARMeice_write(EICE_WP1CTRLMASK, ctrlmask);   # write 0xfffffff7 in watchpoint 1 control mask - only detect the fetch instruction
345         return self.data
346     def THUMBgetPC(self):
347         THUMB_INSTR_STR_R0_r0 =     0x60006000L
348         THUMB_INSTR_MOV_R0_PC =     0x46b846b8L
349         THUMB_INSTR_BX_PC =         0x47784778L
350         THUMB_INSTR_NOP =           0x1c001c00L
351
352         r0 = self.ARMget_register(0)
353         self.ARMdebuginstr(THUMB_INSTR_MOV_R0_PC, 0)
354         retval = self.ARMget_register(0)
355         self.ARMset_register(0,r0)
356         return retval
357     def ARMcapture_system_state(self, pcoffset):
358         if self.ARMget_dbgstate() & DBG_TBIT:
359             pcoffset += 8
360         else:
361             pcoffset += 4
362         self.storedPC = self.ARMget_register(15) + pcoffset
363         self.last_dbg_state = self.ARMget_dbgstate()
364     def ARMhaltcpu(self):
365         """Halt the CPU."""
366         if not(self.ARMget_dbgstate()&1):
367             self.ARMset_dbgctrl(2)
368             if (self.ARMwaitDBG() == 0):
369                 raise Exception("Timeout waiting to enter DEBUG mode on HALT")
370             self.ARMset_dbgctrl(0)
371             self.ARMcapture_system_state(PCOFF_DBGRQ)
372             if self.last_dbg_state&0x10:
373                 self.storedPC = self.THUMBgetPC()
374             else:
375                 self.storedPC = self.ARMget_register(15)
376         self.storedPC, self.flags, self.nothing = self.ARMchain0(0)
377         if self.ARMget_dbgstate() & DBG_TBIT:
378             self.ARMsetModeARM()
379             if self.storedPC ^ 4:
380                 self.ARMset_register(15,self.storedPC&0xfffffffc)
381         print "CPSR: (%s) %s"%(self.ARMget_regCPSRstr())
382     halt = ARMhaltcpu
383     def ARMreleasecpu(self):
384         """Resume the CPU."""
385         # restore registers FIXME: DO THIS
386         if self.ARMget_dbgstate()&1 == 0:
387             return
388         currentPC, self.currentflags, nothing = self.ARMchain0(self.storedPC,self.flags)
389         if not(self.flags & F_TBIT):                                    # need to be in arm mode
390             if self.currentflags & F_TBIT:                              # currently in thumb mode
391                 self.ARMsetModeARM()
392             # branch to the right address
393             self.ARMset_register(15, self.storedPC)
394             print hex(self.storedPC)
395             print hex(self.ARMget_register(15))
396             print hex(self.ARMchain0(self.storedPC,self.flags)[0])
397             self.ARM_nop(0)
398             self.ARM_nop(1)
399             self.ARMdebuginstr(ARM_INSTR_B_IMM | 0xfffff0,0)
400             self.ARM_nop(0)
401             self.ARMrestart()
402
403         elif self.flags & F_TBIT:                                       # need to be in thumb mode
404             if not (self.currentflags & F_TBIT):                        # currently in arm mode
405                 self.ARMsetModeThumb()
406             r0=self.ARMget_register(0)
407             self.ARMset_register(0, self.storedPC)
408             self.ARMdebuginstr(THUMB_INSTR_MOV_PC_R0,0)
409             self.ARM_nop(0)
410             self.ARM_nop(1)
411             print hex(self.storedPC)
412             print hex(self.ARMget_register(15))
413             print hex(self.ARMchain0(self.storedPC,self.flags)[0])
414             self.ARMdebuginstr(THUMB_INSTR_B_IMM | (0x7fc07fc),0)
415             self.ARM_nop()
416             self.ARMrestart()
417
418
419     resume = ARMreleasecpu
420     def resettap(self):
421         self.writecmd(0x13, RESETTAP, 0,[])
422     def ARMsetModeARM(self):
423         r0 = None
424         if ((self.current_dbgstate & DBG_TBIT)):
425             debugstr("=== Switching to ARM mode ===")
426             self.ARM_nop(0)
427             self.ARMdebuginstr(THUMB_INSTR_BX_PC,0)
428             self.ARM_nop(0)
429             self.ARM_nop(0)
430         self.resettap()
431         self.current_dbgstate = self.ARMget_dbgstate();
432         return self.current_dbgstate
433     def ARMsetModeThumb(self):                               # needs serious work and truing
434         self.resettap()
435         debugstr("=== Switching to THUMB mode ===")
436         if ( not (self.current_dbgstate & DBG_TBIT)):
437             self.storedPC |= 1
438             r0 = self.ARMget_register(0)
439             self.ARMset_register(0, self.storedPC)
440             self.ARM_nop(0)
441             self.ARMdebuginstr(ARM_INSTR_BX_R0,0)
442             self.ARM_nop(0)
443             self.ARM_nop(0)
444             self.resettap()
445             self.ARMset_register(0,r0)
446         self.current_dbgstate = self.ARMget_dbgstate();
447         return self.current_dbgstate
448     def ARMget_regCPSRstr(self):
449         psr = self.ARMget_regCPSR()
450         return hex(psr), PSRdecode(psr)
451     def ARMget_regCPSR(self):
452         """Get an ARM's Register"""
453         r0 = self.ARMget_register(0)
454         self.ARM_nop( 0) # push nop into pipeline - clean out the pipeline...
455         self.ARMdebuginstr(ARM_INSTR_MRS_R0_CPSR, 0) # push MRS_R0, CPSR into pipeline - fetch
456         self.ARM_nop( 0) # push nop into pipeline - decoded
457         self.ARM_nop( 0) # push nop into pipeline - execute
458         retval = self.ARMget_register(0)
459         self.ARMset_register(0, r0)
460         return retval
461     def ARMset_regCPSR(self, val):
462         """Get an ARM's Register"""
463         r0 = self.ARMget_register(0)
464         self.ARMset_register(0, val)
465         self.ARM_nop( 0)        # push nop into pipeline - clean out the pipeline...
466         self.ARMdebuginstr(ARM_INSTR_MSR_cpsr_cxsf_R0, 0) # push MSR cpsr_cxsf, R0 into pipeline - fetch
467         self.ARM_nop( 0)        # push nop into pipeline - decoded
468         self.ARM_nop( 0)        # push nop into pipeline - execute
469         self.ARMset_register(0, r0)
470         return(val)
471     def ARMreadMem(self, adr, wrdcount=1):
472         retval = [] 
473         r0 = self.ARMget_register(0);        # store R0 and R1
474         r1 = self.ARMget_register(1);
475         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
476         self.ARMset_register(0, adr);        # write address into R0
477         self.ARMset_register(1, 0xdeadbeef)
478         for word in range(adr, adr+(wrdcount*4), 4):
479             #sys.stdin.readline()
480             self.ARM_nop(0)
481             self.ARM_nop(1)
482             self.ARMdebuginstr(ARM_READ_MEM, 0); # push LDR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive reads)
483             self.ARM_nop(0)
484             self.ARMrestart()
485             self.ARMwaitDBG()
486             print hex(self.ARMget_register(1))
487
488             # FIXME: this may end up changing te current debug-state.  should we compare to current_dbgstate?
489             #print repr(self.data[4])
490             if (len(self.data)>4 and self.data[4] == '\x00'):
491               print >>sys.stderr,("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
492               raise Exception("FAILED TO READ MEMORY/RE-ENTER DEBUG MODE")
493               return (-1);
494             else:
495               retval.append( self.ARMget_register(1) )  # read memory value from R1 register
496               #print >>sys.stderr,("CPSR: %x\t\tR0: %x\t\tR1: %x"%(self.ARMget_regCPSR(),self.ARMget_register(0),self.ARMget_register(1)))
497         self.ARMset_register(1, r1);       # restore R0 and R1 
498         self.ARMset_register(0, r0);
499         return retval
500
501     def ARMwriteMem(self, adr, wordarray):
502         r0 = self.ARMget_register(0);        # store R0 and R1
503         r1 = self.ARMget_register(1);
504         #print >>sys.stderr,("CPSR:\t%x"%self.ARMget_regCPSR())
505         for widx in xrange(len(wordarray)):
506             address = adr + (widx*4)
507             word = wordarray[widx]
508             self.ARMset_register(0, address);        # write address into R0
509             self.ARMset_register(1, word);        # write address into R0
510             self.ARM_nop(0)
511             self.ARM_nop(1)
512             self.ARMdebuginstr(ARM_WRITE_MEM, 0); # push STR R1, [R0], #4 into instruction pipeline  (autoincrements for consecutive writes)
513             self.ARM_nop(0)
514             self.ARMrestart()
515             self.ARMwaitDBG()
516             print hex(self.ARMget_register(1))
517         self.ARMset_register(1, r1);       # restore R0 and R1 
518         self.ARMset_register(0, r0);
519
520     ARMstatusbits={
521                   0x10 : "TBIT",
522                   0x08 : "cgenL",
523                   0x04 : "Interrupts Enabled (or not?)",
524                   0x02 : "DBGRQ",
525                   0x01 : "DGBACK"
526                   }
527     ARMctrlbits={
528                   0x04 : "disable interrupts",
529                   0x02 : "force dbgrq",
530                   0x01 : "force dbgack"
531                   }
532                   
533     def ARMchain0(self, address, bits=0x819684c054, data=0):
534         bulk = chop(address,4)
535         bulk.extend(chop(bits,8))
536         bulk.extend(chop(data,4))
537         print (repr(bulk))
538         self.writecmd(0x13,CHAIN0,16,bulk)
539         d1,b1,a1 = struct.unpack("<LQL",self.data)
540         return (a1,b1,d1)
541     def start(self):
542         """Start debugging."""
543         self.writecmd(0x13,START,0,self.data)
544         ident=self.ARMidentstr()
545         print "Target identifies as %s." % ident
546         print "Debug Status: %s." % self.statusstr()
547         #print "System State: %x." % self.ARMget_regCPSRstr()
548     def stop(self):
549         """Stop debugging."""
550         self.writecmd(0x13,STOP,0,self.data)
551     #def ARMstep_instr(self):
552     #    """Step one instruction."""
553     #    self.writecmd(0x13,STEP_INSTR,0,self.data)
554     #def ARMflashpage(self,adr):
555     #    """Flash 2kB a page of flash from 0xF000 in XDATA"""
556     #    data=[adr&0xFF,
557     #          (adr>>8)&0xFF,
558     #          (adr>>16)&0xFF,
559     #          (adr>>24)&0xFF]
560     #    print "Flashing buffer to 0x%06x" % adr
561     #    self.writecmd(0x13,MASS_FLASH_PAGE,4,data)
562
563