RAM usage monitor, see blog for details.
[goodfet] / firmware / lib / msp430f1612.c
1 //! MSP430F1612/1611 clock and I/O definitions
2
3 #include "platform.h"
4
5 #include <signal.h>
6 #include <io.h>
7 #include <iomacros.h>
8
9
10 //! Receive a byte.
11 unsigned char serial_rx(){
12   char c;
13   
14   while(!(IFG1&URXIFG0));//wait for a byte
15   c = RXBUF0;
16   IFG1&=~URXIFG0;
17   U0TCTL &= ~URXSE;
18   
19   return c;
20 }
21
22 //! Receive a byte.
23 unsigned char serial1_rx(){
24   char c;
25   
26   while(!(IFG2&URXIFG1));//wait for a byte
27   c = RXBUF1;
28   IFG2&=~URXIFG1;
29   U1TCTL &= ~URXSE;
30   
31   return c;
32 }
33
34
35 //! Transmit a byte.
36 void serial_tx(unsigned char x){
37   while ((IFG1 & UTXIFG0) == 0); //loop until buffer is free
38   TXBUF0 = x;
39 }
40
41 //! Transmit a byte on the second UART.
42 void serial1_tx(unsigned char x){
43   while ((IFG2 & UTXIFG1) == 0); //loop until buffer is free
44   TXBUF1 = x;
45 }
46
47 //! Set the baud rate.
48 void setbaud(unsigned char rate){
49   
50   //http://mspgcc.sourceforge.net/baudrate.html
51   switch(rate){
52   case 1://9600 baud
53     UBR00=0x7F; UBR10=0x01; UMCTL0=0x5B; /* uart0 3683400Hz 9599bps */
54     break;
55   case 2://19200 baud
56     UBR00=0xBF; UBR10=0x00; UMCTL0=0xF7; /* uart0 3683400Hz 19194bps */
57     break;
58   case 3://38400 baud
59     UBR00=0x5F; UBR10=0x00; UMCTL0=0xBF; /* uart0 3683400Hz 38408bps */
60     break;
61   case 4://57600 baud
62     UBR00=0x40; UBR10=0x00; UMCTL0=0x00; /* uart0 3683400Hz 57553bps */
63     break;
64   default:
65   case 5://115200 baud
66     UBR00=0x20; UBR10=0x00; UMCTL0=0x00; /* uart0 3683400Hz 115106bps */
67     break;
68   }
69 }
70
71 //! Set the baud rate of the second uart.
72 void setbaud1(unsigned char rate){
73   
74   //http://mspgcc.sourceforge.net/baudrate.html
75   switch(rate){
76   case 1://9600 baud
77     UBR01=0x7F; UBR11=0x01; UMCTL1=0x5B; /* uart0 3683400Hz 9599bps */
78     break;
79   case 2://19200 baud
80     UBR01=0xBF; UBR11=0x00; UMCTL1=0xF7; /* uart0 3683400Hz 19194bps */
81     break;
82   case 3://38400 baud
83     UBR01=0x5F; UBR11=0x00; UMCTL1=0xBF; /* uart0 3683400Hz 38408bps */
84     break;
85   case 4://57600 baud
86     UBR01=0x40; UBR11=0x00; UMCTL1=0x00; /* uart0 3683400Hz 57553bps */
87     break;
88   default:
89   case 5://115200 baud
90     UBR01=0x20; UBR11=0x00; UMCTL1=0x00; /* uart0 3683400Hz 115106bps */
91     break;
92   }
93 }
94
95
96 void msp430_init_uart(){
97   
98   P3SEL |= BIT4|BIT5;                        // P3.4,5 = USART0 TXD/RXD
99   P3DIR |= BIT4;
100   
101   UCTL0 = SWRST | CHAR;                 /* 8-bit character, UART mode */
102   UTCTL0 = SSEL1;                       /* UCLK = MCLK */
103   
104   setbaud(0);
105   
106   //Necessary for bit-banging, switch to hardware for performance.
107   ME1 &= ~USPIE0;                       /* USART1 SPI module disable */
108   ME1 |= (UTXE0 | URXE0);               /* Enable USART1 TXD/RXD */
109
110   UCTL0 &= ~SWRST;
111
112   /* XXX Clear pending interrupts before enable!!! */
113   U0TCTL |= URXSE;
114   
115   
116   //IE1 |= URXIE1;                        /* Enable USART1 RX interrupt  */
117 }
118
119
120 void msp430_init_dco() {
121     /* This code taken from the FU Berlin sources and reformatted. */
122   //
123
124 //Works well.
125 //#define MSP430_CPU_SPEED 2457600UL
126
127 //Too fast for internal resistor.
128 //#define MSP430_CPU_SPEED 4915200UL
129
130 //Max speed.
131 //#deefine MSP430_CPU_SPEED 4500000UL
132
133 //baud rate speed
134 #define MSP430_CPU_SPEED 3683400UL
135 #define DELTA    ((MSP430_CPU_SPEED) / (32768 / 8))
136   unsigned int compare, oldcapture = 0;
137   unsigned int i;
138   
139   WDTCTL = WDTPW + WDTHOLD; //stop WDT
140   
141   
142   DCOCTL=0xF0;
143   //a4
144   //1100
145
146   /* ACLK is devided by 4. RSEL=6 no division for MCLK
147      and SSMCLK. XT2 is off. */
148   //BCSCTL1 = 0xa8;
149   
150   BCSCTL2 = 0x00; /* Init FLL to desired frequency using the 32762Hz
151                      crystal DCO frquenzy = 2,4576 MHz  */
152   
153   P1OUT|=1;
154   
155   BCSCTL1 |= DIVA1 + DIVA0;             /* ACLK = LFXT1CLK/8 */
156   for(i = 0xffff; i > 0; i--) {         /* Delay for XTAL to settle */
157     asm("nop");
158   }
159
160   CCTL2 = CCIS0 + CM0 + CAP;            // Define CCR2, CAP, ACLK
161   TACTL = TASSEL1 + TACLR + MC1;        // SMCLK, continous mode
162
163
164   while(1) {
165
166     while((CCTL2 & CCIFG) != CCIFG);    /* Wait until capture occured! */
167     CCTL2 &= ~CCIFG;                    /* Capture occured, clear flag */
168     compare = CCR2;                     /* Get current captured SMCLK */
169     compare = compare - oldcapture;     /* SMCLK difference */
170     oldcapture = CCR2;                  /* Save current captured SMCLK */
171
172     if(DELTA == compare) {
173       break;                            /* if equal, leave "while(1)" */
174     } else if(DELTA < compare) {        /* DCO is too fast, slow it down */
175       DCOCTL--;
176       if(DCOCTL == 0xFF) {              /* Did DCO role under? */
177         BCSCTL1--;
178       }
179     } else {                            /* -> Select next lower RSEL */
180       DCOCTL++;
181       if(DCOCTL == 0x00) {              /* Did DCO role over? */
182         BCSCTL1++;
183       }
184                                         /* -> Select next higher RSEL  */
185     }
186   }
187   
188   CCTL2 = 0;                            /* Stop CCR2 function */
189   TACTL = 0;                            /* Stop Timer_A */
190
191   BCSCTL1 &= ~(DIVA1 + DIVA0);          /* remove /8 divisor from ACLK again */
192   
193   P1OUT=0;
194 }
195