git.rot13.org Git - goodfet/blob - firmware/lib/msp430x1612.c

   1 //! MSP430F1612/1611 clock and I/O definitions
   2
   3 #include "platform.h"
   4
   5 #include <signal.h>
   6 #include <io.h>
   7 #include <iomacros.h>
   8
   9 //! Receive a byte.
  10 unsigned char serial_rx(){
  11   char c;
  12
  13   while(!(IFG1&URXIFG0));//wait for a byte
  14   c = RXBUF0;
  15   IFG1&=~URXIFG0;
  16   U0TCTL &= ~URXSE;
  17
  18   return c;
  19 }
  20
  21 //! Receive a byte.
  22 unsigned char serial1_rx(){
  23   char c;
  24
  25   while(!(IFG2&URXIFG1));//wait for a byte
  26   c = RXBUF1;
  27   IFG2&=~URXIFG1;
  28   U1TCTL &= ~URXSE;
  29
  30   return c;
  31 }
  32
  33 //! Transmit a byte.
  34 void serial_tx(unsigned char x){
  35   while ((IFG1 & UTXIFG0) == 0); //loop until buffer is free
  36   TXBUF0 = x;
  37 }
  38
  39 //! Transmit a byte on the second UART.
  40 void serial1_tx(unsigned char x){
  41   while ((IFG2 & UTXIFG1) == 0); //loop until buffer is free
  42   TXBUF1 = x;
  43 }
  44
  45 /** Later, add support for the EZ430/FETUIF with 12MHz crystal
  46     UBR00=0xE2; UBR10=0x04; UMCTL0=0x00; // uart0 12000000Hz 9600bps
  47     UBR00=0x71; UBR10=0x02; UMCTL0=0x00; // uart0 12000000Hz 19200bps
  48     UBR00=0x38; UBR10=0x01; UMCTL0=0x55; // uart0 12000000Hz 38400bps
  49     UBR00=0xD0; UBR10=0x00; UMCTL0=0x4A; // uart0 12000000Hz 57581bps
  50     UBR00=0x68; UBR10=0x00; UMCTL0=0x04; // uart0 12000000Hz 115273bps
  51  */
  52
  53 //! Set the baud rate.
  54 void setbaud(unsigned char rate){
  55
  56   //http://mspgcc.sourceforge.net/baudrate.html
  57   switch(rate){
  58   case 1://9600 baud
  59     UBR00=0x7F; UBR10=0x01; UMCTL0=0x5B; /* uart0 3683400Hz 9599bps */
  60     break;
  61   case 2://19200 baud
  62     UBR00=0xBF; UBR10=0x00; UMCTL0=0xF7; /* uart0 3683400Hz 19194bps */
  63     break;
  64   case 3://38400 baud
  65     UBR00=0x5F; UBR10=0x00; UMCTL0=0xBF; /* uart0 3683400Hz 38408bps */
  66     break;
  67   case 4://57600 baud
  68     UBR00=0x40; UBR10=0x00; UMCTL0=0x00; /* uart0 3683400Hz 57553bps */
  69     break;
  70   default:
  71   case 5://115200 baud
  72     UBR00=0x20; UBR10=0x00; UMCTL0=0x00; /* uart0 3683400Hz 115106bps */
  73     break;
  74   }
  75 }
  76
  77 //! Set the baud rate of the second uart.
  78 void setbaud1(unsigned char rate){
  79
  80   //http://mspgcc.sourceforge.net/baudrate.html
  81   switch(rate){
  82   case 1://9600 baud
  83     //    UBR01=0x7F; UBR11=0x01; UMCTL1=0x5B; /* uart0 3683400Hz 9599bps */
  84     break;
  85   case 2://19200 baud
  86     //UBR01=0xBF; UBR11=0x00; UMCTL1=0xF7; /* uart0 3683400Hz 19194bps */
  87     break;
  88   case 3://38400 baud
  89     //UBR01=0x5F; UBR11=0x00; UMCTL1=0xBF; /* uart0 3683400Hz 38408bps */
  90     break;
  91   case 4://57600 baud
  92     //UBR01=0x40; UBR11=0x00; UMCTL1=0x00; /* uart0 3683400Hz 57553bps */
  93     break;
  94   default:
  95   case 5://115200 baud
  96     //UBR01=0x20; UBR11=0x00; UMCTL1=0x00; /* uart0 3683400Hz 115106bps */
  97     break;
  98   }
  99 }
 100
 101
 102 void msp430_init_uart(){
 103
 104   /* RS232 */
 105
 106   P3SEL |= BIT4|BIT5;                        // P3.4,5 = USART0 TXD/RXD
 107   P3DIR |= BIT4;
 108
 109   UCTL0 = SWRST | CHAR;                 /* 8-bit character, UART mode */
 110   UTCTL0 = SSEL1;                       /* UCLK = MCLK */
 111
 112   setbaud(0);
 113
 114   ME1 &= ~USPIE0;                       /* USART1 SPI module disable */
 115   ME1 |= (UTXE0 | URXE0);               /* Enable USART1 TXD/RXD */
 116
 117   UCTL0 &= ~SWRST;
 118
 119   /* XXX Clear pending interrupts before enable!!! */
 120   U0TCTL |= URXSE;
 121
 122
 123   //IE1 |= URXIE1;                        /* Enable USART1 RX interrupt  */
 124 }
 125
 126
 127 /** For EZ430/FETUIF
 128  void msp430_init_dco() {
 129   WDTCTL = WDTPW + WDTHOLD; //stop WDT
 130
 131   BCSCTL1 = 0;
 132
 133   do {
 134     int i;
 135     IFG1 &= ~OFIFG;
 136     for (i=0; i<1000; i++);
 137
 138   } while (IFG1 & OFIFG);
 139
 140   BCSCTL2 = SELM1 | DIVM1 | SELS;
 141
 142 }
 143  */
 144
 145
 146 //! Initialization is correct.
 147 void msp430_init_dco_done(){
 148   //Nothing to do for the 1612.
 149 }
 150
 151
 152 void msp430_init_dco() {
 153 /* This code taken from the FU Berlin sources and reformatted. */
 154   //
 155
 156 //Works well.
 157 //#define MSP430_CPU_SPEED 2457600UL
 158
 159 //Too fast for internal resistor.
 160 //#define MSP430_CPU_SPEED 4915200UL
 161
 162 //Max speed.
 163 //#deefine MSP430_CPU_SPEED 4500000UL
 164
 165 //baud rate speed
 166 #define MSP430_CPU_SPEED 3683400UL
 167 #define DELTA    ((MSP430_CPU_SPEED) / (32768 / 8))
 168   unsigned int compare, oldcapture = 0;
 169   unsigned int i;
 170
 171   WDTCTL = WDTPW + WDTHOLD; //stop WDT
 172
 173
 174   DCOCTL=0xF0;
 175   //a4
 176   //1100
 177
 178   /* ACLK is devided by 4. RSEL=6 no division for MCLK
 179      and SSMCLK. XT2 is off. */
 180   //BCSCTL1 = 0xa8;
 181
 182   BCSCTL2 = 0x00; /* Init FLL to desired frequency using the 32762Hz
 183                      crystal DCO frquenzy = 2,4576 MHz  */
 184
 185   P1OUT|=1;
 186
 187   BCSCTL1 |= DIVA1 + DIVA0;             /* ACLK = LFXT1CLK/8 */
 188   for(i = 0xffff; i > 0; i--) {         /* Delay for XTAL to settle */
 189     asm("nop");
 190   }
 191
 192   CCTL2 = CCIS0 + CM0 + CAP;            // Define CCR2, CAP, ACLK
 193   TACTL = TASSEL1 + TACLR + MC1;        // SMCLK, continous mode
 194
 195
 196   while(1) {
 197
 198     while((CCTL2 & CCIFG) != CCIFG);    /* Wait until capture occured! */
 199     CCTL2 &= ~CCIFG;                    /* Capture occured, clear flag */
 200     compare = CCR2;                     /* Get current captured SMCLK */
 201     compare = compare - oldcapture;     /* SMCLK difference */
 202     oldcapture = CCR2;                  /* Save current captured SMCLK */
 203
 204     if(DELTA == compare) {
 205       break;                            /* if equal, leave "while(1)" */
 206     } else if(DELTA < compare) {        /* DCO is too fast, slow it down */
 207       DCOCTL--;
 208       if(DCOCTL == 0xFF) {              /* Did DCO role under? */
 209         BCSCTL1--;
 210       }
 211     } else {                            /* -> Select next lower RSEL */
 212       DCOCTL++;
 213       if(DCOCTL == 0x00) {              /* Did DCO role over? */
 214         BCSCTL1++;
 215       }
 216                                         /* -> Select next higher RSEL  */
 217     }
 218   }
 219
 220   CCTL2 = 0;                            /* Stop CCR2 function */
 221   TACTL = 0;                            /* Stop Timer_A */
 222
 223   BCSCTL1 &= ~(DIVA1 + DIVA0);          /* remove /8 divisor from ACLK again */
 224
 225   P1OUT=0;
 226
 227 }
 228