board/esd/common/s1d13705_320_240_8bpp.h

   1 /*
   2  *
   3  *  Generic Header information generated by 13704CFG.EXE (Build 10)
   4  *
   5  *  Copyright (c) 2000,2001 Epson Research and Development, Inc.
   6  *  All rights reserved.
   7  *
   8  *  Panel: 320x240x8bpp 78Hz Mono 8-Bit STN, Disabled (PCLK=6.666MHz)
   9  *
  10  *  This file defines the configuration environment and registers,
  11  *  which can be used by any software, such as display drivers.
  12  *
  13  *  PLEASE NOTE: If you FTP this file to a non-Windows platform, make
  14  *               sure you transfer this file using ASCII, not BINARY
  15  *               mode.
  16  *
  17  */
  18
  19 static S1D_REGS regs_13705_320_240_8bpp[] =
  20 {
  21         { 0x00,             0x00 },       /* Revision Code Register */
  22         { 0x01,             0x23 },       /* Mode Register 0 Register */
  23         { 0x02,             0xE0 },       /* Mode Register 1 Register */
  24         { 0x03,             0x03 },       /* Mode Register 2 Register - bit7 is LUT bypass */
  25         { 0x04,             0x27 },       /* Horizontal Panel Size Register */
  26         { 0x05,             0xEF },       /* Vertical Panel Size Register (LSB) */
  27         { 0x06,             0x00 },       /* Vertical Panel Size Register (MSB) */
  28         { 0x07,             0x00 },       /* FPLINE Start Position Register */
  29         { 0x08,             0x00 },       /* Horizontal Non-Display Period Register */
  30         { 0x09,             0x01 },       /* FPFRAME Start Position Register */
  31         { 0x0A,             0x02 },       /* Vertical Non-Display Period Register */
  32         { 0x0B,             0x00 },       /* MOD Rate Register */
  33         { 0x0C,             0x00 },       /* Screen 1 Start Address Register (LSB) */
  34         { 0x0D,             0x00 },       /* Screen 1 Start Address Register (MSB) */
  35         { 0x0E,             0x00 },       /* Not Used */
  36         { 0x0F,             0x00 },       /* Screen 2 Start Address Register (LSB) */
  37         { 0x10,             0x00 },       /* Screen 2 Start Address Register (MSB) */
  38         { 0x11,             0x00 },       /* Not Used */
  39         { 0x12,             0x00 },       /* Memory Address Offset Register */
  40         { 0x13,             0xFF },       /* Screen 1 Vertical Size Register (LSB) */
  41         { 0x14,             0x03 },       /* Screen 1 Vertical Size Register (MSB) */
  42         { 0x15,             0x00 },       /* Look-Up Table Address Register */
  43         { 0x16,             0x00 },       /* Look-Up Table Bank Select Register */
  44         { 0x17,             0x00 },       /* Look-Up Table Data Register */
  45         { 0x18,             0x01 },       /* GPIO Configuration Control Register */
  46         { 0x19,             0x01 },       /* GPIO Status/Control Register */
  47         { 0x1A,             0x00 },       /* Scratch Pad Register */
  48         { 0x1B,             0x00 },       /* SwivelView Mode Register */
  49         { 0x1C,             0xFF },       /* Line Byte Count Register */
  50         { 0x1D,             0x00 },       /* Not Used */
  51         { 0x1E,             0x00 },       /* Not Used */
  52         { 0x1F,             0x00 },       /* Not Used */
  53 };