drivers/pcmcia/yenta.c

   1 /*
   2  * Regular lowlevel cardbus driver ("yenta")
   3  *
   4  * (C) Copyright 1999, 2000 Linus Torvalds
   5  *
   6  * Changelog:
   7  * Aug 2002: Manfred Spraul <manfred@colorfullife.com>
   8  *      Dynamically adjust the size of the bridge resource
   9  *
  10  */
  11 #include <linux/init.h>
  12 #include <linux/pci.h>
  13 #include <linux/sched.h>
  14 #include <linux/interrupt.h>
  15 #include <linux/delay.h>
  16 #include <linux/module.h>
  17
  18 #include <pcmcia/version.h>
  19 #include <pcmcia/cs_types.h>
  20 #include <pcmcia/ss.h>
  21 #include <pcmcia/cs.h>
  22
  23 #include <asm/io.h>
  24
  25 #include "yenta.h"
  26 #include "i82365.h"
  27
  28 #if 0
  29 #define DEBUG(x,args...)        printk(__FUNCTION__ ": " x,##args)
  30 #else
  31 #define DEBUG(x,args...)
  32 #endif
  33
  34 /* Don't ask.. */
  35 #define to_cycles(ns)   ((ns)/120)
  36 #define to_ns(cycles)   ((cycles)*120)
  37
  38 /*
  39  * Generate easy-to-use ways of reading a cardbus sockets
  40  * regular memory space ("cb_xxx"), configuration space
  41  * ("config_xxx") and compatibility space ("exca_xxxx")
  42  */
  43 static inline u32 cb_readl(pci_socket_t *socket, unsigned reg)
  44 {
  45         u32 val = readl(socket->base + reg);
  46         DEBUG("%p %04x %08x\n", socket, reg, val);
  47         return val;
  48 }
  49
  50 static inline void cb_writel(pci_socket_t *socket, unsigned reg, u32 val)
  51 {
  52         DEBUG("%p %04x %08x\n", socket, reg, val);
  53         writel(val, socket->base + reg);
  54 }
  55
  56 static inline u8 config_readb(pci_socket_t *socket, unsigned offset)
  57 {
  58         u8 val;
  59         pci_read_config_byte(socket->dev, offset, &val);
  60         DEBUG("%p %04x %02x\n", socket, offset, val);
  61         return val;
  62 }
  63
  64 static inline u16 config_readw(pci_socket_t *socket, unsigned offset)
  65 {
  66         u16 val;
  67         pci_read_config_word(socket->dev, offset, &val);
  68         DEBUG("%p %04x %04x\n", socket, offset, val);
  69         return val;
  70 }
  71
  72 static inline u32 config_readl(pci_socket_t *socket, unsigned offset)
  73 {
  74         u32 val;
  75         pci_read_config_dword(socket->dev, offset, &val);
  76         DEBUG("%p %04x %08x\n", socket, offset, val);
  77         return val;
  78 }
  79
  80 static inline void config_writeb(pci_socket_t *socket, unsigned offset, u8 val)
  81 {
  82         DEBUG("%p %04x %02x\n", socket, offset, val);
  83         pci_write_config_byte(socket->dev, offset, val);
  84 }
  85
  86 static inline void config_writew(pci_socket_t *socket, unsigned offset, u16 val)
  87 {
  88         DEBUG("%p %04x %04x\n", socket, offset, val);
  89         pci_write_config_word(socket->dev, offset, val);
  90 }
  91
  92 static inline void config_writel(pci_socket_t *socket, unsigned offset, u32 val)
  93 {
  94         DEBUG("%p %04x %08x\n", socket, offset, val);
  95         pci_write_config_dword(socket->dev, offset, val);
  96 }
  97
  98 static inline u8 exca_readb(pci_socket_t *socket, unsigned reg)
  99 {
 100         u8 val = readb(socket->base + 0x800 + reg);
 101         DEBUG("%p %04x %02x\n", socket, reg, val);
 102         return val;
 103 }
 104
 105 static inline u8 exca_readw(pci_socket_t *socket, unsigned reg)
 106 {
 107         u16 val;
 108         val = readb(socket->base + 0x800 + reg);
 109         val |= readb(socket->base + 0x800 + reg + 1) << 8;
 110         DEBUG("%p %04x %04x\n", socket, reg, val);
 111         return val;
 112 }
 113
 114 static inline void exca_writeb(pci_socket_t *socket, unsigned reg, u8 val)
 115 {
 116         DEBUG("%p %04x %02x\n", socket, reg, val);
 117         writeb(val, socket->base + 0x800 + reg);
 118 }
 119
 120 static void exca_writew(pci_socket_t *socket, unsigned reg, u16 val)
 121 {
 122         DEBUG("%p %04x %04x\n", socket, reg, val);
 123         writeb(val, socket->base + 0x800 + reg);
 124         writeb(val >> 8, socket->base + 0x800 + reg + 1);
 125 }
 126
 127 /*
 128  * Ugh, mixed-mode cardbus and 16-bit pccard state: things depend
 129  * on what kind of card is inserted..
 130  */
 131 static int yenta_get_status(pci_socket_t *socket, unsigned int *value)
 132 {
 133         unsigned int val;
 134         u32 state = cb_readl(socket, CB_SOCKET_STATE);
 135
 136         val  = (state & CB_3VCARD) ? SS_3VCARD : 0;
 137         val |= (state & CB_XVCARD) ? SS_XVCARD : 0;
 138         val |= (state & (CB_CDETECT1 | CB_CDETECT2 | CB_5VCARD | CB_3VCARD
 139                          | CB_XVCARD | CB_YVCARD)) ? 0 : SS_PENDING;
 140
 141         if (state & CB_CBCARD) {
 142                 val |= SS_CARDBUS;
 143                 val |= (state & CB_CARDSTS) ? SS_STSCHG : 0;
 144                 val |= (state & (CB_CDETECT1 | CB_CDETECT2)) ? 0 : SS_DETECT;
 145                 val |= (state & CB_PWRCYCLE) ? SS_POWERON | SS_READY : 0;
 146         } else {
 147                 u8 status = exca_readb(socket, I365_STATUS);
 148                 val |= ((status & I365_CS_DETECT) == I365_CS_DETECT) ? SS_DETECT : 0;
 149                 if (exca_readb(socket, I365_INTCTL) & I365_PC_IOCARD) {
 150                         val |= (status & I365_CS_STSCHG) ? 0 : SS_STSCHG;
 151                 } else {
 152                         val |= (status & I365_CS_BVD1) ? 0 : SS_BATDEAD;
 153                         val |= (status & I365_CS_BVD2) ? 0 : SS_BATWARN;
 154                 }
 155                 val |= (status & I365_CS_WRPROT) ? SS_WRPROT : 0;
 156                 val |= (status & I365_CS_READY) ? SS_READY : 0;
 157                 val |= (status & I365_CS_POWERON) ? SS_POWERON : 0;
 158         }
 159
 160         *value = val;
 161         return 0;
 162 }
 163
 164 static int yenta_Vcc_power(u32 control)
 165 {
 166         switch (control & CB_SC_VCC_MASK) {
 167         case CB_SC_VCC_5V: return 50;
 168         case CB_SC_VCC_3V: return 33;
 169         default: return 0;
 170         }
 171 }
 172
 173 static int yenta_Vpp_power(u32 control)
 174 {
 175         switch (control & CB_SC_VPP_MASK) {
 176         case CB_SC_VPP_12V: return 120;
 177         case CB_SC_VPP_5V: return 50;
 178         case CB_SC_VPP_3V: return 33;
 179         default: return 0;
 180         }
 181 }
 182
 183 static int yenta_get_socket(pci_socket_t *socket, socket_state_t *state)
 184 {
 185         u8 reg;
 186         u32 control;
 187
 188         control = cb_readl(socket, CB_SOCKET_CONTROL);
 189
 190         state->Vcc = yenta_Vcc_power(control);
 191         state->Vpp = yenta_Vpp_power(control);
 192         state->io_irq = socket->io_irq;
 193
 194         if (cb_readl(socket, CB_SOCKET_STATE) & CB_CBCARD) {
 195                 u16 bridge = config_readw(socket, CB_BRIDGE_CONTROL);
 196                 if (bridge & CB_BRIDGE_CRST)
 197                         state->flags |= SS_RESET;
 198                 return 0;
 199         }
 200
 201         /* 16-bit card state.. */
 202         reg = exca_readb(socket, I365_POWER);
 203         state->flags = (reg & I365_PWR_AUTO) ? SS_PWR_AUTO : 0;
 204         state->flags |= (reg & I365_PWR_OUT) ? SS_OUTPUT_ENA : 0;
 205
 206         reg = exca_readb(socket, I365_INTCTL);
 207         state->flags |= (reg & I365_PC_RESET) ? 0 : SS_RESET;
 208         state->flags |= (reg & I365_PC_IOCARD) ? SS_IOCARD : 0;
 209
 210         reg = exca_readb(socket, I365_CSCINT);
 211         state->csc_mask = (reg & I365_CSC_DETECT) ? SS_DETECT : 0;
 212         if (state->flags & SS_IOCARD) {
 213                 state->csc_mask |= (reg & I365_CSC_STSCHG) ? SS_STSCHG : 0;
 214         } else {
 215                 state->csc_mask |= (reg & I365_CSC_BVD1) ? SS_BATDEAD : 0;
 216                 state->csc_mask |= (reg & I365_CSC_BVD2) ? SS_BATWARN : 0;
 217                 state->csc_mask |= (reg & I365_CSC_READY) ? SS_READY : 0;
 218         }
 219
 220         return 0;
 221 }
 222
 223 static void yenta_set_power(pci_socket_t *socket, socket_state_t *state)
 224 {
 225         u32 reg = 0;    /* CB_SC_STPCLK? */
 226         switch (state->Vcc) {
 227         case 33: reg = CB_SC_VCC_3V; break;
 228         case 50: reg = CB_SC_VCC_5V; break;
 229         default: reg = 0; break;
 230         }
 231         switch (state->Vpp) {
 232         case 33:  reg |= CB_SC_VPP_3V; break;
 233         case 50:  reg |= CB_SC_VPP_5V; break;
 234         case 120: reg |= CB_SC_VPP_12V; break;
 235         }
 236         if (reg != cb_readl(socket, CB_SOCKET_CONTROL))
 237                 cb_writel(socket, CB_SOCKET_CONTROL, reg);
 238 }
 239
 240 static int yenta_set_socket(pci_socket_t *socket, socket_state_t *state)
 241 {
 242         u16 bridge;
 243
 244         if (state->flags & SS_DEBOUNCED) {
 245                 /* The insertion debounce period has ended.  Clear any pending insertion events */
 246                 socket->events &= ~SS_DETECT;
 247                 state->flags &= ~SS_DEBOUNCED;          /* SS_DEBOUNCED is oneshot */
 248         }
 249         yenta_set_power(socket, state);
 250         socket->io_irq = state->io_irq;
 251         bridge = config_readw(socket, CB_BRIDGE_CONTROL) & ~(CB_BRIDGE_CRST | CB_BRIDGE_INTR);
 252         if (cb_readl(socket, CB_SOCKET_STATE) & CB_CBCARD) {
 253                 u8 intr;
 254                 bridge |= (state->flags & SS_RESET) ? CB_BRIDGE_CRST : 0;
 255
 256                 /* ISA interrupt control? */
 257                 intr = exca_readb(socket, I365_INTCTL);
 258                 intr = (intr & ~0xf);
 259                 if (!socket->cb_irq) {
 260                         intr |= state->io_irq;
 261                         bridge |= CB_BRIDGE_INTR;
 262                 }
 263                 exca_writeb(socket, I365_INTCTL, intr);
 264         }  else {
 265                 u8 reg;
 266
 267                 reg = exca_readb(socket, I365_INTCTL) & (I365_RING_ENA | I365_INTR_ENA);
 268                 reg |= (state->flags & SS_RESET) ? 0 : I365_PC_RESET;
 269                 reg |= (state->flags & SS_IOCARD) ? I365_PC_IOCARD : 0;
 270                 if (state->io_irq != socket->cb_irq) {
 271                         reg |= state->io_irq;
 272                         bridge |= CB_BRIDGE_INTR;
 273                 }
 274                 exca_writeb(socket, I365_INTCTL, reg);
 275
 276                 reg = exca_readb(socket, I365_POWER) & (I365_VCC_MASK|I365_VPP1_MASK);
 277                 reg |= I365_PWR_NORESET;
 278                 if (state->flags & SS_PWR_AUTO) reg |= I365_PWR_AUTO;
 279                 if (state->flags & SS_OUTPUT_ENA) reg |= I365_PWR_OUT;
 280                 if (exca_readb(socket, I365_POWER) != reg)
 281                         exca_writeb(socket, I365_POWER, reg);
 282
 283                 /* CSC interrupt: no ISA irq for CSC */
 284                 reg = I365_CSC_DETECT;
 285                 if (state->flags & SS_IOCARD) {
 286                         if (state->csc_mask & SS_STSCHG) reg |= I365_CSC_STSCHG;
 287                 } else {
 288                         if (state->csc_mask & SS_BATDEAD) reg |= I365_CSC_BVD1;
 289                         if (state->csc_mask & SS_BATWARN) reg |= I365_CSC_BVD2;
 290                         if (state->csc_mask & SS_READY) reg |= I365_CSC_READY;
 291                 }
 292                 exca_writeb(socket, I365_CSCINT, reg);
 293                 exca_readb(socket, I365_CSC);
 294
 295                 if(socket->zoom_video)
 296                         socket->zoom_video(socket, state->flags & SS_ZVCARD);
 297         }
 298         config_writew(socket, CB_BRIDGE_CONTROL, bridge);
 299         /* Socket event mask: get card insert/remove events.. */
 300         cb_writel(socket, CB_SOCKET_EVENT, -1);
 301         cb_writel(socket, CB_SOCKET_MASK, CB_CDMASK);
 302         return 0;
 303 }
 304
 305 static int yenta_get_io_map(pci_socket_t *socket, struct pccard_io_map *io)
 306 {
 307         int map;
 308         unsigned char ioctl, addr;
 309
 310         map = io->map;
 311         if (map > 1)
 312                 return -EINVAL;
 313
 314         io->start = exca_readw(socket, I365_IO(map)+I365_W_START);
 315         io->stop = exca_readw(socket, I365_IO(map)+I365_W_STOP);
 316
 317         ioctl = exca_readb(socket, I365_IOCTL);
 318         addr = exca_readb(socket, I365_ADDRWIN);
 319         io->speed = to_ns(ioctl & I365_IOCTL_WAIT(map)) ? 1 : 0;
 320         io->flags  = (addr & I365_ENA_IO(map)) ? MAP_ACTIVE : 0;
 321         io->flags |= (ioctl & I365_IOCTL_0WS(map)) ? MAP_0WS : 0;
 322         io->flags |= (ioctl & I365_IOCTL_16BIT(map)) ? MAP_16BIT : 0;
 323         io->flags |= (ioctl & I365_IOCTL_IOCS16(map)) ? MAP_AUTOSZ : 0;
 324
 325         return 0;
 326 }
 327
 328 static int yenta_set_io_map(pci_socket_t *socket, struct pccard_io_map *io)
 329 {
 330         int map;
 331         unsigned char ioctl, addr, enable;
 332
 333         map = io->map;
 334
 335         if (map > 1)
 336                 return -EINVAL;
 337
 338         enable = I365_ENA_IO(map);
 339         addr = exca_readb(socket, I365_ADDRWIN);
 340
 341         /* Disable the window before changing it.. */
 342         if (addr & enable) {
 343                 addr &= ~enable;
 344                 exca_writeb(socket, I365_ADDRWIN, addr);
 345         }
 346
 347         exca_writew(socket, I365_IO(map)+I365_W_START, io->start);
 348         exca_writew(socket, I365_IO(map)+I365_W_STOP, io->stop);
 349
 350         ioctl = exca_readb(socket, I365_IOCTL) & ~I365_IOCTL_MASK(map);
 351         if (io->flags & MAP_0WS) ioctl |= I365_IOCTL_0WS(map);
 352         if (io->flags & MAP_16BIT) ioctl |= I365_IOCTL_16BIT(map);
 353         if (io->flags & MAP_AUTOSZ) ioctl |= I365_IOCTL_IOCS16(map);
 354         exca_writeb(socket, I365_IOCTL, ioctl);
 355
 356         if (io->flags & MAP_ACTIVE)
 357                 exca_writeb(socket, I365_ADDRWIN, addr | enable);
 358         return 0;
 359 }
 360
 361 static int yenta_get_mem_map(pci_socket_t *socket, struct pccard_mem_map *mem)
 362 {
 363         int map;
 364         unsigned char addr;
 365         unsigned int start, stop, page, offset;
 366
 367         map = mem->map;
 368         if (map > 4)
 369                 return -EINVAL;
 370
 371         addr = exca_readb(socket, I365_ADDRWIN);
 372         mem->flags = (addr & I365_ENA_MEM(map)) ? MAP_ACTIVE : 0;
 373
 374         start = exca_readw(socket, I365_MEM(map) + I365_W_START);
 375         mem->flags |= (start & I365_MEM_16BIT) ? MAP_16BIT : 0;
 376         mem->flags |= (start & I365_MEM_0WS) ? MAP_0WS : 0;
 377         start = (start & 0x0fff) << 12;
 378
 379         stop = exca_readw(socket, I365_MEM(map) + I365_W_STOP);
 380         mem->speed = to_ns(stop >> 14);
 381         stop = ((stop & 0x0fff) << 12) + 0x0fff;
 382
 383         offset = exca_readw(socket, I365_MEM(map) + I365_W_OFF);
 384         mem->flags |= (offset & I365_MEM_WRPROT) ? MAP_WRPROT : 0;
 385         mem->flags |= (offset & I365_MEM_REG) ? MAP_ATTRIB : 0;
 386         offset = ((offset & 0x3fff) << 12) + start;
 387         mem->card_start = offset & 0x3ffffff;
 388
 389         page = exca_readb(socket, CB_MEM_PAGE(map)) << 24;
 390         mem->sys_start = start + page;
 391         mem->sys_stop = start + page;
 392
 393         return 0;
 394 }
 395
 396 static int yenta_set_mem_map(pci_socket_t *socket, struct pccard_mem_map *mem)
 397 {
 398         int map;
 399         unsigned char addr, enable;
 400         unsigned int start, stop, card_start;
 401         unsigned short word;
 402
 403         map = mem->map;
 404         start = mem->sys_start;
 405         stop = mem->sys_stop;
 406         card_start = mem->card_start;
 407
 408         if (map > 4 || start > stop || ((start ^ stop) >> 24) ||
 409             (card_start >> 26) || mem->speed > 1000)
 410                 return -EINVAL;
 411
 412         enable = I365_ENA_MEM(map);
 413         addr = exca_readb(socket, I365_ADDRWIN);
 414         if (addr & enable) {
 415                 addr &= ~enable;
 416                 exca_writeb(socket, I365_ADDRWIN, addr);
 417         }
 418
 419         exca_writeb(socket, CB_MEM_PAGE(map), start >> 24);
 420
 421         word = (start >> 12) & 0x0fff;
 422         if (mem->flags & MAP_16BIT)
 423                 word |= I365_MEM_16BIT;
 424         if (mem->flags & MAP_0WS)
 425                 word |= I365_MEM_0WS;
 426         exca_writew(socket, I365_MEM(map) + I365_W_START, word);
 427
 428         word = (stop >> 12) & 0x0fff;
 429         switch (to_cycles(mem->speed)) {
 430                 case 0: break;
 431                 case 1:  word |= I365_MEM_WS0; break;
 432                 case 2:  word |= I365_MEM_WS1; break;
 433                 default: word |= I365_MEM_WS1 | I365_MEM_WS0; break;
 434         }
 435         exca_writew(socket, I365_MEM(map) + I365_W_STOP, word);
 436
 437         word = ((card_start - start) >> 12) & 0x3fff;
 438         if (mem->flags & MAP_WRPROT)
 439                 word |= I365_MEM_WRPROT;
 440         if (mem->flags & MAP_ATTRIB)
 441                 word |= I365_MEM_REG;
 442         exca_writew(socket, I365_MEM(map) + I365_W_OFF, word);
 443
 444         if (mem->flags & MAP_ACTIVE)
 445                 exca_writeb(socket, I365_ADDRWIN, addr | enable);
 446         return 0;
 447 }
 448
 449 static void yenta_proc_setup(pci_socket_t *socket, struct proc_dir_entry *base)
 450 {
 451         /* Not done yet */
 452 }
 453
 454 static unsigned int yenta_events(pci_socket_t *socket)
 455 {
 456         u8 csc;
 457         u32 cb_event;
 458         unsigned int events;
 459
 460         /* Clear interrupt status for the event */
 461         cb_event = cb_readl(socket, CB_SOCKET_EVENT);
 462         cb_writel(socket, CB_SOCKET_EVENT, cb_event);
 463
 464         csc = exca_readb(socket, I365_CSC);
 465
 466         events = (cb_event & (CB_CD1EVENT | CB_CD2EVENT)) ? SS_DETECT : 0 ;
 467         events |= (csc & I365_CSC_DETECT) ? SS_DETECT : 0;
 468         if (exca_readb(socket, I365_INTCTL) & I365_PC_IOCARD) {
 469                 events |= (csc & I365_CSC_STSCHG) ? SS_STSCHG : 0;
 470         } else {
 471                 events |= (csc & I365_CSC_BVD1) ? SS_BATDEAD : 0;
 472                 events |= (csc & I365_CSC_BVD2) ? SS_BATWARN : 0;
 473                 events |= (csc & I365_CSC_READY) ? SS_READY : 0;
 474         }
 475         return events;
 476 }
 477
 478
 479 static void yenta_bh(void *data)
 480 {
 481         pci_socket_t *socket = data;
 482         unsigned int events;
 483
 484         spin_lock_irq(&socket->event_lock);
 485         events = socket->events;
 486         socket->events = 0;
 487         spin_unlock_irq(&socket->event_lock);
 488         if (socket->handler)
 489                 socket->handler(socket->info, events);
 490 }
 491
 492 static void yenta_interrupt(int irq, void *dev_id, struct pt_regs *regs)
 493 {
 494         unsigned int events;
 495         pci_socket_t *socket = (pci_socket_t *) dev_id;
 496
 497         events = yenta_events(socket);
 498         if (events) {
 499                 spin_lock(&socket->event_lock);
 500                 socket->events |= events;
 501                 spin_unlock(&socket->event_lock);
 502                 schedule_task(&socket->tq_task);
 503         }
 504 }
 505
 506 static void yenta_interrupt_wrapper(unsigned long data)
 507 {
 508         pci_socket_t *socket = (pci_socket_t *) data;
 509
 510         yenta_interrupt(0, (void *)socket, NULL);
 511         socket->poll_timer.expires = jiffies + HZ;
 512         add_timer(&socket->poll_timer);
 513 }
 514
 515 /*
 516  * Only probe "regular" interrupts, don't
 517  * touch dangerous spots like the mouse irq,
 518  * because there are mice that apparently
 519  * get really confused if they get fondled
 520  * too intimately.
 521  *
 522  * Default to 11, 10, 9, 7, 6, 5, 4, 3.
 523  */
 524 static u32 isa_interrupts = 0x0ef8;
 525
 526 static unsigned int yenta_probe_irq(pci_socket_t *socket, u32 isa_irq_mask)
 527 {
 528         int i;
 529         unsigned long val;
 530         u16 bridge_ctrl;
 531         u32 mask;
 532
 533         /* Set up ISA irq routing to probe the ISA irqs.. */
 534         bridge_ctrl = config_readw(socket, CB_BRIDGE_CONTROL);
 535         if (!(bridge_ctrl & CB_BRIDGE_INTR)) {
 536                 bridge_ctrl |= CB_BRIDGE_INTR;
 537                 config_writew(socket, CB_BRIDGE_CONTROL, bridge_ctrl);
 538         }
 539
 540         /*
 541          * Probe for usable interrupts using the force
 542          * register to generate bogus card status events.
 543          */
 544         cb_writel(socket, CB_SOCKET_EVENT, -1);
 545         cb_writel(socket, CB_SOCKET_MASK, CB_CSTSMASK);
 546         exca_writeb(socket, I365_CSCINT, 0);
 547         val = probe_irq_on() & isa_irq_mask;
 548         for (i = 1; i < 16; i++) {
 549                 if (!((val >> i) & 1))
 550                         continue;
 551                 exca_writeb(socket, I365_CSCINT, I365_CSC_STSCHG | (i << 4));
 552                 cb_writel(socket, CB_SOCKET_FORCE, CB_FCARDSTS);
 553                 udelay(100);
 554                 cb_writel(socket, CB_SOCKET_EVENT, -1);
 555         }
 556         cb_writel(socket, CB_SOCKET_MASK, 0);
 557         exca_writeb(socket, I365_CSCINT, 0);
 558
 559         mask = probe_irq_mask(val) & 0xffff;
 560
 561         bridge_ctrl &= ~CB_BRIDGE_INTR;
 562         config_writew(socket, CB_BRIDGE_CONTROL, bridge_ctrl);
 563
 564         return mask;
 565 }
 566
 567 /*
 568  * Set static data that doesn't need re-initializing..
 569  */
 570 static void yenta_get_socket_capabilities(pci_socket_t *socket, u32 isa_irq_mask)
 571 {
 572         socket->cap.features |= SS_CAP_PAGE_REGS | SS_CAP_PCCARD | SS_CAP_CARDBUS;
 573         socket->cap.map_size = 0x1000;
 574         socket->cap.pci_irq = socket->cb_irq;
 575         socket->cap.irq_mask = yenta_probe_irq(socket, isa_irq_mask);
 576         socket->cap.cb_dev = socket->dev;
 577         socket->cap.bus = NULL;
 578
 579         printk("Yenta IRQ list %04x, PCI irq%d\n", socket->cap.irq_mask, socket->cb_irq);
 580 }
 581
 582 extern void cardbus_register(pci_socket_t *socket);
 583
 584 /*
 585  * 'Bottom half' for the yenta_open routine. Allocate the interrupt line
 586  *  and register the socket with the upper layers.
 587  */
 588 static void yenta_open_bh(void * data)
 589 {
 590         pci_socket_t * socket = (pci_socket_t *) data;
 591
 592         /* It's OK to overwrite this now */
 593         socket->tq_task.routine = yenta_bh;
 594
 595         if (!socket->cb_irq || request_irq(socket->cb_irq, yenta_interrupt, SA_SHIRQ, socket->dev->name, socket)) {
 596                 /* No IRQ or request_irq failed. Poll */
 597                 socket->cb_irq = 0; /* But zero is a valid IRQ number. */
 598                 socket->poll_timer.function = yenta_interrupt_wrapper;
 599                 socket->poll_timer.data = (unsigned long)socket;
 600                 socket->poll_timer.expires = jiffies + HZ;
 601                 add_timer(&socket->poll_timer);
 602         }
 603
 604         /* Figure out what the dang thing can do for the PCMCIA layer... */
 605         yenta_get_socket_capabilities(socket, isa_interrupts);
 606         printk("Socket status: %08x\n", cb_readl(socket, CB_SOCKET_STATE));
 607
 608         /* Register it with the pcmcia layer.. */
 609         cardbus_register(socket);
 610
 611         MOD_DEC_USE_COUNT;
 612 }
 613
 614 static void yenta_clear_maps(pci_socket_t *socket)
 615 {
 616         int i;
 617         pccard_io_map io = { 0, 0, 0, 0, 1 };
 618         pccard_mem_map mem = { 0, 0, 0, 0, 0, 0 };
 619
 620         mem.sys_stop = 0x0fff;
 621         yenta_set_socket(socket, &dead_socket);
 622         for (i = 0; i < 2; i++) {
 623                 io.map = i;
 624                 yenta_set_io_map(socket, &io);
 625         }
 626         for (i = 0; i < 5; i++) {
 627                 mem.map = i;
 628                 yenta_set_mem_map(socket, &mem);
 629         }
 630 }
 631
 632 /*
 633  * Initialize the standard cardbus registers
 634  */
 635 static void yenta_config_init(pci_socket_t *socket)
 636 {
 637         u16 bridge;
 638         struct pci_dev *dev = socket->dev;
 639
 640         pci_set_power_state(socket->dev, 0);
 641
 642         config_writel(socket, CB_LEGACY_MODE_BASE, 0);
 643         config_writel(socket, PCI_BASE_ADDRESS_0, dev->resource[0].start);
 644         config_writew(socket, PCI_COMMAND,
 645                         PCI_COMMAND_IO |
 646                         PCI_COMMAND_MEMORY |
 647                         PCI_COMMAND_MASTER |
 648                         PCI_COMMAND_WAIT);
 649
 650         /* MAGIC NUMBERS! Fixme */
 651         config_writeb(socket, PCI_CACHE_LINE_SIZE, L1_CACHE_BYTES / 4);
 652         config_writeb(socket, PCI_LATENCY_TIMER, 168);
 653         config_writel(socket, PCI_PRIMARY_BUS,
 654                 (176 << 24) |                      /* sec. latency timer */
 655                 (dev->subordinate->subordinate << 16) | /* subordinate bus */
 656                 (dev->subordinate->secondary << 8) |  /* secondary bus */
 657                 dev->subordinate->primary);                /* primary bus */
 658
 659         /*
 660          * Set up the bridging state:
 661          *  - enable write posting.
 662          *  - memory window 0 prefetchable, window 1 non-prefetchable
 663          *  - PCI interrupts enabled if a PCI interrupt exists..
 664          */
 665         bridge = config_readw(socket, CB_BRIDGE_CONTROL);
 666         bridge &= ~(CB_BRIDGE_CRST | CB_BRIDGE_PREFETCH1 | CB_BRIDGE_INTR | CB_BRIDGE_ISAEN | CB_BRIDGE_VGAEN);
 667         bridge |= CB_BRIDGE_PREFETCH0 | CB_BRIDGE_POSTEN;
 668         if (!socket->cb_irq)
 669                 bridge |= CB_BRIDGE_INTR;
 670         config_writew(socket, CB_BRIDGE_CONTROL, bridge);
 671
 672         exca_writeb(socket, I365_GBLCTL, 0x00);
 673         exca_writeb(socket, I365_GENCTL, 0x00);
 674
 675         /* Redo card voltage interrogation */
 676         cb_writel(socket, CB_SOCKET_FORCE, CB_CVSTEST);
 677 }
 678
 679 /* Called at resume and initialization events */
 680 static int yenta_init(pci_socket_t *socket)
 681 {
 682         yenta_config_init(socket);
 683         yenta_clear_maps(socket);
 684
 685         /* Re-enable interrupts */
 686         cb_writel(socket, CB_SOCKET_MASK, CB_CDMASK);
 687         return 0;
 688 }
 689
 690 static int yenta_suspend(pci_socket_t *socket)
 691 {
 692         yenta_set_socket(socket, &dead_socket);
 693
 694         /* Disable interrupts */
 695         cb_writel(socket, CB_SOCKET_MASK, 0x0);
 696
 697         /*
 698          * This does not work currently. The controller
 699          * loses too much information during D3 to come up
 700          * cleanly. We should probably fix yenta_init()
 701          * to update all the critical registers, notably
 702          * the IO and MEM bridging region data.. That is
 703          * something that pci_set_power_state() should
 704          * probably know about bridges anyway.
 705          *
 706         pci_set_power_state(socket->dev, 3);
 707          */
 708
 709         return 0;
 710 }
 711
 712 /*
 713  * Use an adaptive allocation for the memory resource,
 714  * sometimes the size behind pci bridges is limited:
 715  * 1/8 of the size of the io window of the parent.
 716  * max 4 MB, min 16 kB.
 717  */
 718 #define BRIDGE_SIZE_MAX 4*1024*1024
 719 #define BRIDGE_SIZE_MIN 16*1024
 720
 721 static void yenta_allocate_res(pci_socket_t *socket, int nr, unsigned type)
 722 {
 723         struct pci_bus *bus;
 724         struct resource *root, *res;
 725         u32 start, end;
 726         u32 align, size, min, max;
 727         unsigned offset;
 728         unsigned mask;
 729
 730         /* The granularity of the memory limit is 4kB, on IO it's 4 bytes */
 731         mask = ~0xfff;
 732         if (type & IORESOURCE_IO)
 733                 mask = ~3;
 734
 735         offset = 0x1c + 8*nr;
 736         bus = socket->dev->subordinate;
 737         res = socket->dev->resource + PCI_BRIDGE_RESOURCES + nr;
 738         res->name = bus->name;
 739         res->flags = type;
 740         res->start = 0;
 741         res->end = 0;
 742         root = pci_find_parent_resource(socket->dev, res);
 743
 744         if (!root)
 745                 return;
 746
 747         start = config_readl(socket, offset) & mask;
 748         end = config_readl(socket, offset+4) | ~mask;
 749         if (start && end > start) {
 750                 res->start = start;
 751                 res->end = end;
 752                 if (request_resource(root, res) == 0)
 753                         return;
 754                 printk(KERN_INFO "yenta %s: Preassigned resource %d busy, reconfiguring...\n",
 755                                 socket->dev->slot_name, nr);
 756                 res->start = res->end = 0;
 757         }
 758
 759         if (type & IORESOURCE_IO) {
 760                 align = 1024;
 761                 size = 256;
 762                 min = 0x4000;
 763                 max = 0xffff;
 764         } else {
 765                 unsigned long avail = root->end - root->start;
 766                 int i;
 767                 align = size = BRIDGE_SIZE_MAX;
 768                 if (size > avail/8) {
 769                         size=(avail+1)/8;
 770                         /* round size down to next power of 2 */
 771                         i = 0;
 772                         while ((size /= 2) != 0)
 773                                 i++;
 774                         size = 1 << i;
 775                 }
 776                 if (size < BRIDGE_SIZE_MIN)
 777                         size = BRIDGE_SIZE_MIN;
 778                 align = size;
 779                 min = PCIBIOS_MIN_MEM; max = ~0U;
 780         }
 781
 782         if (allocate_resource(root, res, size, min, max, align, NULL, NULL) < 0) {
 783                 printk(KERN_INFO "yenta %s: no resource of type %x available, trying to continue...\n",
 784                                 socket->dev->slot_name, type);
 785                 res->start = res->end = 0;
 786                 return;
 787         }
 788
 789         config_writel(socket, offset, res->start);
 790         config_writel(socket, offset+4, res->end);
 791 }
 792
 793 /*
 794  * Allocate the bridge mappings for the device..
 795  */
 796 static void yenta_allocate_resources(pci_socket_t *socket)
 797 {
 798         yenta_allocate_res(socket, 0, IORESOURCE_MEM|IORESOURCE_PREFETCH);
 799         yenta_allocate_res(socket, 1, IORESOURCE_MEM);
 800         yenta_allocate_res(socket, 2, IORESOURCE_IO);
 801         yenta_allocate_res(socket, 3, IORESOURCE_IO);   /* PCI isn't clever enough to use this one yet */
 802 }
 803
 804 /*
 805  * Free the bridge mappings for the device..
 806  */
 807 static void yenta_free_resources(pci_socket_t *socket)
 808 {
 809         int i;
 810         for (i=0;i<4;i++) {
 811                 struct resource *res;
 812                 res = socket->dev->resource + PCI_BRIDGE_RESOURCES + i;
 813                 if (res->start != 0 && res->end != 0)
 814                         release_resource(res);
 815                 res->start = res->end = 0;
 816         }
 817 }
 818 /*
 819  * Close it down - release our resources and go home..
 820  */
 821 static void yenta_close(pci_socket_t *sock)
 822 {
 823         /* Disable all events so we don't die in an IRQ storm */
 824         cb_writel(sock, CB_SOCKET_MASK, 0x0);
 825         exca_writeb(sock, I365_CSCINT, 0);
 826
 827         if (sock->cb_irq)
 828                 free_irq(sock->cb_irq, sock);
 829         else
 830                 del_timer_sync(&sock->poll_timer);
 831
 832         if (sock->base)
 833                 iounmap(sock->base);
 834         yenta_free_resources(sock);
 835 }
 836
 837 #include "ti113x.h"
 838 #include "ricoh.h"
 839
 840 /*
 841  * Different cardbus controllers have slightly different
 842  * initialization sequences etc details. List them here..
 843  */
 844 #define PD(x,y) PCI_VENDOR_ID_##x, PCI_DEVICE_ID_##x##_##y
 845 static struct cardbus_override_struct {
 846         unsigned short vendor;
 847         unsigned short device;
 848         struct pci_socket_ops *op;
 849 } cardbus_override[] = {
 850         { PD(TI,1130),  &ti113x_ops },
 851         { PD(TI,1031),  &ti_ops },
 852         { PD(TI,1131),  &ti113x_ops },
 853         { PD(TI,1250),  &ti1250_ops },
 854         { PD(TI,1220),  &ti_ops },
 855         { PD(TI,1221),  &ti_ops },
 856         { PD(TI,1210),  &ti_ops },
 857         { PD(TI,1450),  &ti_ops },
 858         { PD(TI,1225),  &ti_ops },
 859         { PD(TI,1251A), &ti_ops },
 860         { PD(TI,1211),  &ti_ops },
 861         { PD(TI,1251B), &ti_ops },
 862         { PD(TI,1410),  &ti_ops },
 863         { PD(TI,1420),  &ti_ops },
 864         { PD(TI,4410),  &ti_ops },
 865         { PD(TI,4451),  &ti_ops },
 866
 867         { PD(RICOH,RL5C465), &ricoh_ops },
 868         { PD(RICOH,RL5C466), &ricoh_ops },
 869         { PD(RICOH,RL5C475), &ricoh_ops },
 870         { PD(RICOH,RL5C476), &ricoh_ops },
 871         { PD(RICOH,RL5C478), &ricoh_ops }
 872 };
 873
 874 #define NR_OVERRIDES (sizeof(cardbus_override)/sizeof(struct cardbus_override_struct))
 875
 876 /*
 877  * Initialize a cardbus controller. Make sure we have a usable
 878  * interrupt, and that we can map the cardbus area. Fill in the
 879  * socket information structure..
 880  */
 881 static int yenta_open(pci_socket_t *socket)
 882 {
 883         int i;
 884         struct pci_dev *dev = socket->dev;
 885
 886         /*
 887          * Do some basic sanity checking..
 888          */
 889         if (pci_enable_device(dev))
 890                 return -1;
 891         if (!pci_resource_start(dev, 0)) {
 892                 printk("No cardbus resource!\n");
 893                 return -1;
 894         }
 895
 896         /*
 897          * Ok, start setup.. Map the cardbus registers,
 898          * and request the IRQ.
 899          */
 900         socket->base = ioremap(pci_resource_start(dev, 0), 0x1000);
 901         if (!socket->base)
 902                 return -1;
 903
 904         yenta_config_init(socket);
 905
 906         /* Disable all events */
 907         cb_writel(socket, CB_SOCKET_MASK, 0x0);
 908
 909         /* Set up the bridge regions.. */
 910         yenta_allocate_resources(socket);
 911
 912         socket->cb_irq = dev->irq;
 913
 914         /* Do we have special options for the device? */
 915         for (i = 0; i < NR_OVERRIDES; i++) {
 916                 struct cardbus_override_struct *d = cardbus_override+i;
 917                 if (dev->vendor == d->vendor && dev->device == d->device) {
 918                         socket->op = d->op;
 919                         if (d->op->open) {
 920                                 int retval = d->op->open(socket);
 921                                 if (retval < 0)
 922                                         return retval;
 923                         }
 924                 }
 925         }
 926
 927         /* Get the PCMCIA kernel thread to complete the
 928            initialisation later. We can't do this here,
 929            because, er, because Linus says so :)
 930         */
 931         socket->tq_task.routine = yenta_open_bh;
 932         socket->tq_task.data = socket;
 933
 934         MOD_INC_USE_COUNT;
 935         schedule_task(&socket->tq_task);
 936
 937         return 0;
 938 }
 939
 940 /*
 941  * Standard plain cardbus - no frills, no extensions
 942  */
 943 struct pci_socket_ops yenta_operations = {
 944         yenta_open,
 945         yenta_close,
 946         yenta_init,
 947         yenta_suspend,
 948         yenta_get_status,
 949         yenta_get_socket,
 950         yenta_set_socket,
 951         yenta_get_io_map,
 952         yenta_set_io_map,
 953         yenta_get_mem_map,
 954         yenta_set_mem_map,
 955         yenta_proc_setup
 956 };
 957 EXPORT_SYMBOL(yenta_operations);
 958 MODULE_LICENSE("GPL");