git.rot13.org Git - simavr/blob - simavr/cores/sim_tinyx5.h

   1 /*
   2         sim_tinyx5.h
   3
   4         Copyright 2008, 2009 Michel Pollet <buserror@gmail.com>
   5                              Jon Escombe <lists@dresco.co.uk>
   6
   7         This file is part of simavr.
   8
   9         simavr is free software: you can redistribute it and/or modify
  10         it under the terms of the GNU General Public License as published by
  11         the Free Software Foundation, either version 3 of the License, or
  12         (at your option) any later version.
  13
  14         simavr is distributed in the hope that it will be useful,
  15         but WITHOUT ANY WARRANTY; without even the implied warranty of
  16         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17         GNU General Public License for more details.
  18
  19         You should have received a copy of the GNU General Public License
  20         along with simavr.  If not, see <http://www.gnu.org/licenses/>.
  21  */
  22
  23
  24 #ifndef __SIM_TINYX5_H__
  25 #define __SIM_TINYX5_H__
  26
  27 #include "sim_core_declare.h"
  28 #include "avr_eeprom.h"
  29 #include "avr_watchdog.h"
  30 #include "avr_extint.h"
  31 #include "avr_ioport.h"
  32 #include "avr_adc.h"
  33 #include "avr_timer.h"
  34
  35 void tx5_init(struct avr_t * avr);
  36 void tx5_reset(struct avr_t * avr);
  37
  38 /*
  39  * This is a template for all of the tinyx5 devices, hopefully
  40  */
  41 struct mcu_t {
  42         avr_t core;
  43         avr_eeprom_t    eeprom;
  44         avr_watchdog_t  watchdog;
  45         avr_extint_t    extint;
  46         avr_ioport_t    portb;
  47         avr_adc_t               adc;
  48         avr_timer_t     timer0, timer1;
  49 };
  50
  51 #ifdef SIM_CORENAME
  52
  53 #ifndef SIM_VECTOR_SIZE
  54 #error SIM_VECTOR_SIZE is not declared
  55 #endif
  56 #ifndef SIM_MMCU
  57 #error SIM_MMCU is not declared
  58 #endif
  59
  60 const struct mcu_t SIM_CORENAME = {
  61         .core = {
  62                 .mmcu = SIM_MMCU,
  63                 DEFAULT_CORE(SIM_VECTOR_SIZE),
  64
  65                 .init = tx5_init,
  66                 .reset = tx5_reset,
  67         },
  68         AVR_EEPROM_DECLARE(EE_RDY_vect),
  69         AVR_WATCHDOG_DECLARE(WDTCR, WDT_vect),
  70         .extint = {
  71                 AVR_EXTINT_TINY_DECLARE(0, 'B', PB2, GIFR),
  72         },
  73         .portb = {
  74                 .name = 'B',  .r_port = PORTB, .r_ddr = DDRB, .r_pin = PINB,
  75                 .pcint = {
  76                         .enable = AVR_IO_REGBIT(GIMSK, PCIE),
  77                         .raised = AVR_IO_REGBIT(GIFR, PCIF),
  78                         .vector = PCINT0_vect,
  79                 },
  80                 .r_pcint = PCMSK,
  81         },
  82         .adc = {
  83                 .r_admux = ADMUX,
  84                 .mux = { AVR_IO_REGBIT(ADMUX, MUX0), AVR_IO_REGBIT(ADMUX, MUX1),
  85                                         AVR_IO_REGBIT(ADMUX, MUX2), AVR_IO_REGBIT(ADMUX, MUX3),},
  86                 .ref = { AVR_IO_REGBIT(ADMUX, REFS0), AVR_IO_REGBIT(ADMUX, REFS1), AVR_IO_REGBIT(ADMUX, REFS2), },
  87                 .ref_values = {
  88                                 [0] = ADC_VREF_VCC, [1] = ADC_VREF_AVCC,
  89                                 [2] = ADC_VREF_V110, [5] = ADC_VREF_V256,
  90                                 [6] = ADC_VREF_V256,
  91                 },
  92
  93                 .adlar = AVR_IO_REGBIT(ADMUX, ADLAR),
  94                 .r_adcsra = ADCSRA,
  95                 .aden = AVR_IO_REGBIT(ADCSRA, ADEN),
  96                 .adsc = AVR_IO_REGBIT(ADCSRA, ADSC),
  97                 .adate = AVR_IO_REGBIT(ADCSRA, ADATE),
  98                 .adps = { AVR_IO_REGBIT(ADCSRA, ADPS0), AVR_IO_REGBIT(ADCSRA, ADPS1), AVR_IO_REGBIT(ADCSRA, ADPS2),},
  99
 100                 .r_adch = ADCH,
 101                 .r_adcl = ADCL,
 102
 103                 .r_adcsrb = ADCSRB,
 104                 .adts = { AVR_IO_REGBIT(ADCSRB, ADTS0), AVR_IO_REGBIT(ADCSRB, ADTS1), AVR_IO_REGBIT(ADCSRB, ADTS2),},
 105                 .bin = AVR_IO_REGBIT(ADCSRB, BIN),
 106                 .ipr = AVR_IO_REGBIT(ADCSRA, IPR),
 107
 108                 .muxmode = {
 109                         [0] = AVR_ADC_SINGLE(0), [1] = AVR_ADC_SINGLE(1),
 110                         [2] = AVR_ADC_SINGLE(2), [3] = AVR_ADC_SINGLE(3),
 111
 112                         [ 4] = AVR_ADC_DIFF(2, 2,   1), [ 5] = AVR_ADC_DIFF(2, 2,  20),
 113                         [ 6] = AVR_ADC_DIFF(2, 3,   1), [ 7] = AVR_ADC_DIFF(2, 3,  20),
 114                         [ 8] = AVR_ADC_DIFF(0, 0,   1), [ 9] = AVR_ADC_DIFF(0, 0,  20),
 115                         [10] = AVR_ADC_DIFF(0, 1,   1), [11] = AVR_ADC_DIFF(0, 1,  20),
 116                         [12] = AVR_ADC_REF(1100),       // Vbg
 117                         [13] = AVR_ADC_REF(0),          // GND
 118                         [15] = AVR_ADC_TEMP(),
 119                 },
 120
 121                 .adc = {
 122                         .enable = AVR_IO_REGBIT(ADCSRA, ADIE),
 123                         .raised = AVR_IO_REGBIT(ADCSRA, ADIF),
 124                         .vector = ADC_vect,
 125                 },
 126         },
 127         .timer0 = {
 128                 .name = '0',
 129                 .wgm = { AVR_IO_REGBIT(TCCR0A, WGM00), AVR_IO_REGBIT(TCCR0A, WGM01), AVR_IO_REGBIT(TCCR0B, WGM02) },
 130                 .wgm_op = {
 131                         [0] = AVR_TIMER_WGM_NORMAL8(),
 132                         [2] = AVR_TIMER_WGM_CTC(),
 133                         [3] = AVR_TIMER_WGM_FASTPWM8(),
 134                         [7] = AVR_TIMER_WGM_OCPWM(),
 135                 },
 136                 .cs = { AVR_IO_REGBIT(TCCR0B, CS00), AVR_IO_REGBIT(TCCR0B, CS01), AVR_IO_REGBIT(TCCR0B, CS02) },
 137                 .cs_div = { 0, 0, 3 /* 8 */, 6 /* 64 */, 8 /* 256 */, 10 /* 1024 */ },
 138
 139                 .r_tcnt = TCNT0,
 140
 141                 .overflow = {
 142                         .enable = AVR_IO_REGBIT(TIMSK, TOIE0),
 143                         .raised = AVR_IO_REGBIT(TIFR, TOV0),
 144                         .vector = TIMER0_OVF_vect,
 145                 },
 146                 .comp = {
 147                         [AVR_TIMER_COMPA] = {
 148                                 .r_ocr = OCR0A,
 149                                 .com = AVR_IO_REGBITS(TCCR0A, COM0A0, 0x3),
 150                                 .com_pin = AVR_IO_REGBIT(PORTB, 0),
 151                                 .interrupt = {
 152                                         .enable = AVR_IO_REGBIT(TIMSK, OCIE0A),
 153                                         .raised = AVR_IO_REGBIT(TIFR, OCF0A),
 154                                         .vector = TIMER0_COMPA_vect,
 155                                 },
 156                         },
 157                         [AVR_TIMER_COMPB] = {
 158                                 .r_ocr = OCR0B,
 159                                 .com = AVR_IO_REGBITS(TCCR0A, COM0B0, 0x3),
 160                                 .com_pin = AVR_IO_REGBIT(PORTB, 1),
 161                                 .interrupt = {
 162                                         .enable = AVR_IO_REGBIT(TIMSK, OCIE0B),
 163                                         .raised = AVR_IO_REGBIT(TIFR, OCF0B),
 164                                         .vector = TIMER0_COMPB_vect,
 165                                 },
 166                         },
 167                 },
 168         },
 169         .timer1 = {
 170                 .name = '1',
 171                 // no wgm bits
 172                 .cs = { AVR_IO_REGBIT(TCCR1, CS10), AVR_IO_REGBIT(TCCR1, CS11), AVR_IO_REGBIT(TCCR1, CS12), AVR_IO_REGBIT(TCCR1, CS13) },
 173                 .cs_div = { 0, 0, 1 /* 2 */, 2 /* 4 */, 3 /* 8 */, 4 /* 16 */ },
 174
 175                 .r_tcnt = TCNT1,
 176
 177                 .overflow = {
 178                         .enable = AVR_IO_REGBIT(TIMSK, TOIE1),
 179                         .raised = AVR_IO_REGBIT(TIFR, TOV1),
 180                         .vector = TIMER1_OVF_vect,
 181                 },
 182                 .comp = {
 183                         [AVR_TIMER_COMPA] = {
 184                                 .r_ocr = OCR1A,
 185                                 .com = AVR_IO_REGBITS(TCCR1, COM1A0, 0x3),
 186                                 .com_pin = AVR_IO_REGBIT(PORTB, 1),
 187                                 .interrupt = {
 188                                         .enable = AVR_IO_REGBIT(TIMSK, OCIE1A),
 189                                         .raised = AVR_IO_REGBIT(TIFR, OCF1A),
 190                                         .vector = TIMER1_COMPA_vect,
 191                                 },
 192                         },
 193                         [AVR_TIMER_COMPB] = {
 194                                 .r_ocr = OCR1B,
 195                                 .com = AVR_IO_REGBITS(GTCCR, COM1B0, 0x3),
 196                                 .com_pin = AVR_IO_REGBIT(PORTB, 4),
 197                                 .interrupt = {
 198                                         .enable = AVR_IO_REGBIT(TIMSK, OCIE1B),
 199                                         .raised = AVR_IO_REGBIT(TIFR, OCF1B),
 200                                         .vector = TIMER1_COMPB_vect,
 201                                 },
 202                         },
 203                         [AVR_TIMER_COMPC] = {
 204                                 .r_ocr = OCR1C,
 205                         },
 206                 },
 207         },
 208 };
 209 #endif /* SIM_CORENAME */
 210
 211 #endif /* __SIM_TINYX5_H__ */