kernel/linux/arch/ppc/platforms/pplus.c

   1 /*
   2  * arch/ppc/platforms/pplus.c
   3  *
   4  * Board and PCI setup routines for MCG PowerPlus
   5  *
   6  * Author: Randy Vinson <rvinson@mvista.com>
   7  *
   8  * Derived from original PowerPlus PReP work by
   9  * Cort Dougan, Johnnie Peters, Matt Porter, and
  10  * Troy Benjegerdes.
  11  *
  12  * 2001-2004 (c) MontaVista, Software, Inc.  This file is licensed under
  13  * the terms of the GNU General Public License version 2.  This program
  14  * is licensed "as is" without any warranty of any kind, whether express
  15  * or implied.
  16  */
  17
  18 #include <linux/config.h>
  19 #include <linux/kernel.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/init.h>
  22 #include <linux/ioport.h>
  23 #include <linux/console.h>
  24 #include <linux/pci.h>
  25 #include <linux/irq.h>
  26 #include <linux/ide.h>
  27 #include <linux/seq_file.h>
  28 #include <linux/root_dev.h>
  29
  30 #include <asm/system.h>
  31 #include <asm/io.h>
  32 #include <asm/pgtable.h>
  33 #include <asm/dma.h>
  34 #include <asm/machdep.h>
  35 #include <asm/prep_nvram.h>
  36 #include <asm/vga.h>
  37 #include <asm/i8259.h>
  38 #include <asm/open_pic.h>
  39 #include <asm/hawk.h>
  40 #include <asm/todc.h>
  41 #include <asm/bootinfo.h>
  42 #include <asm/kgdb.h>
  43 #include <asm/reg.h>
  44
  45 #include "pplus.h"
  46
  47 #undef DUMP_DBATS
  48
  49 TODC_ALLOC();
  50
  51 extern void pplus_setup_hose(void);
  52 extern void pplus_set_VIA_IDE_native(void);
  53
  54 extern unsigned long loops_per_jiffy;
  55 unsigned char *Motherboard_map_name;
  56
  57 /* Tables for known hardware */
  58
  59 /* Motorola Mesquite */
  60 static inline int
  61 mesquite_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
  62 {
  63         static char pci_irq_table[][4] =
  64             /*
  65              *      MPIC interrupts for various IDSEL values (MPIC IRQ0 =
  66              *      Linux IRQ16 (to leave room for ISA IRQs at 0-15).
  67              *      PCI IDSEL/INTPIN->INTLINE
  68              *         A   B   C   D
  69              */
  70         {
  71                 {18,  0,  0,  0},       /* IDSEL 14 - Enet 0 */
  72                 { 0,  0,  0,  0},       /* IDSEL 15 - unused */
  73                 {19, 19, 19, 19},       /* IDSEL 16 - PMC Slot 1 */
  74                 { 0,  0,  0,  0},       /* IDSEL 17 - unused */
  75                 { 0,  0,  0,  0},       /* IDSEL 18 - unused */
  76                 { 0,  0,  0,  0},       /* IDSEL 19 - unused */
  77                 {24, 25, 26, 27},       /* IDSEL 20 - P2P bridge (to cPCI 1) */
  78                 { 0,  0,  0,  0},       /* IDSEL 21 - unused */
  79                 {28, 29, 30, 31}        /* IDSEL 22 - P2P bridge (to cPCI 2) */
  80         };
  81
  82         const long min_idsel = 14, max_idsel = 22, irqs_per_slot = 4;
  83         return PCI_IRQ_TABLE_LOOKUP;
  84 }
  85
  86 /* Motorola Sitka */
  87 static inline int
  88 sitka_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
  89 {
  90         static char pci_irq_table[][4] =
  91             /*
  92              *      MPIC interrupts for various IDSEL values (MPIC IRQ0 =
  93              *      Linux IRQ16 (to leave room for ISA IRQs at 0-15).
  94              *      PCI IDSEL/INTPIN->INTLINE
  95              *         A   B   C   D
  96              */
  97         {
  98                 {18,  0,  0,  0},       /* IDSEL 14 - Enet 0 */
  99                 { 0,  0,  0,  0},       /* IDSEL 15 - unused */
 100                 {25, 26, 27, 28},       /* IDSEL 16 - PMC Slot 1 */
 101                 {28, 25, 26, 27},       /* IDSEL 17 - PMC Slot 2 */
 102                 { 0,  0,  0,  0},       /* IDSEL 18 - unused */
 103                 { 0,  0,  0,  0},       /* IDSEL 19 - unused */
 104                 {20,  0,  0,  0}        /* IDSEL 20 - P2P bridge (to cPCI) */
 105         };
 106
 107         const long min_idsel = 14, max_idsel = 20, irqs_per_slot = 4;
 108         return PCI_IRQ_TABLE_LOOKUP;
 109 }
 110
 111 /* Motorola MTX */
 112 static inline int
 113 MTX_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 114 {
 115         static char pci_irq_table[][4] =
 116             /*
 117              *      MPIC interrupts for various IDSEL values (MPIC IRQ0 =
 118              *      Linux IRQ16 (to leave room for ISA IRQs at 0-15).
 119              *      PCI IDSEL/INTPIN->INTLINE
 120              *         A   B   C   D
 121              */
 122         {
 123                 {19,  0,  0,  0},       /* IDSEL 12 - SCSI   */
 124                 { 0,  0,  0,  0},       /* IDSEL 13 - unused */
 125                 {18,  0,  0,  0},       /* IDSEL 14 - Enet   */
 126                 { 0,  0,  0,  0},       /* IDSEL 15 - unused */
 127                 {25, 26, 27, 28},       /* IDSEL 16 - PMC Slot 1 */
 128                 {26, 27, 28, 25},       /* IDSEL 17 - PMC Slot 2 */
 129                 {27, 28, 25, 26}        /* IDSEL 18 - PCI Slot 3 */
 130         };
 131
 132         const long min_idsel = 12, max_idsel = 18, irqs_per_slot = 4;
 133         return PCI_IRQ_TABLE_LOOKUP;
 134 }
 135
 136 /* Motorola MTX Plus */
 137 /* Secondary bus interrupt routing is not supported yet */
 138 static inline int
 139 MTXplus_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 140 {
 141         static char pci_irq_table[][4] =
 142             /*
 143              *      MPIC interrupts for various IDSEL values (MPIC IRQ0 =
 144              *      Linux IRQ16 (to leave room for ISA IRQs at 0-15).
 145              *      PCI IDSEL/INTPIN->INTLINE
 146              *         A   B   C   D
 147              */
 148         {
 149                 {19,  0,  0,  0},       /* IDSEL 12 - SCSI   */
 150                 { 0,  0,  0,  0},       /* IDSEL 13 - unused */
 151                 {18,  0,  0,  0},       /* IDSEL 14 - Enet 1 */
 152                 { 0,  0,  0,  0},       /* IDSEL 15 - unused */
 153                 {25, 26, 27, 28},       /* IDSEL 16 - PCI Slot 1P */
 154                 {26, 27, 28, 25},       /* IDSEL 17 - PCI Slot 2P */
 155                 {27, 28, 25, 26},       /* IDSEL 18 - PCI Slot 3P */
 156                 {26,  0,  0,  0},       /* IDSEL 19 - Enet 2 */
 157                 { 0,  0,  0,  0}        /* IDSEL 20 - P2P Bridge */
 158         };
 159
 160         const long min_idsel = 12, max_idsel = 20, irqs_per_slot = 4;
 161         return PCI_IRQ_TABLE_LOOKUP;
 162 }
 163
 164 static inline int
 165 Genesis2_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
 166 {
 167         /* 2600
 168          * Raven 31
 169          * ISA   11
 170          * SCSI  12 - IRQ3
 171          * Univ  13
 172          * eth   14 - IRQ2
 173          * VGA   15 - IRQ4
 174          * PMC1  16 - IRQ9,10,11,12 = PMC1 A-D
 175          * PMC2  17 - IRQ12,9,10,11 = A-D
 176          * SCSI2 18 - IRQ11
 177          * eth2  19 - IRQ10
 178          * PCIX  20 - IRQ9,10,11,12 = PCI A-D
 179          */
 180
 181         /* 2400
 182          * Hawk 31
 183          * ISA  11
 184          * Univ 13
 185          * eth  14 - IRQ2
 186          * PMC1 16 - IRQ9,10,11,12 = PMC A-D
 187          * PMC2 17 - IRQ12,9,10,11 = PMC A-D
 188          * PCIX 20 - IRQ9,10,11,12 = PMC A-D
 189          */
 190
 191         /* 2300
 192          * Raven 31
 193          * ISA   11
 194          * Univ  13
 195          * eth   14 - IRQ2
 196          * PMC1  16 - 9,10,11,12 = A-D
 197          * PMC2  17 - 9,10,11,12 = B,C,D,A
 198          */
 199
 200         static char pci_irq_table[][4] =
 201             /*
 202              *      MPIC interrupts for various IDSEL values (MPIC IRQ0 =
 203              *      Linux IRQ16 (to leave room for ISA IRQs at 0-15).
 204              *      PCI IDSEL/INTPIN->INTLINE
 205              *         A   B   C   D
 206              */
 207         {
 208                 {19,  0,  0,  0},       /* IDSEL 12 - SCSI   */
 209                 { 0,  0,  0,  0},       /* IDSEL 13 - Universe PCI - VME */
 210                 {18,  0,  0,  0},       /* IDSEL 14 - Enet 1 */
 211                 { 0,  0,  0,  0},       /* IDSEL 15 - unused */
 212                 {25, 26, 27, 28},       /* IDSEL 16 - PCI/PMC Slot 1P */
 213                 {28, 25, 26, 27},       /* IDSEL 17 - PCI/PMC Slot 2P */
 214                 {27, 28, 25, 26},       /* IDSEL 18 - PCI Slot 3P */
 215                 {26,  0,  0,  0},       /* IDSEL 19 - Enet 2 */
 216                 {25, 26, 27, 28}        /* IDSEL 20 - P2P Bridge */
 217         };
 218
 219         const long min_idsel = 12, max_idsel = 20, irqs_per_slot = 4;
 220         return PCI_IRQ_TABLE_LOOKUP;
 221 }
 222
 223 #define MOTOROLA_CPUTYPE_REG    0x800
 224 #define MOTOROLA_BASETYPE_REG   0x803
 225 #define MPIC_RAVEN_ID           0x48010000
 226 #define MPIC_HAWK_ID            0x48030000
 227 #define MOT_PROC2_BIT           0x800
 228
 229 static u_char pplus_openpic_initsenses[] __initdata = {
 230         (IRQ_SENSE_LEVEL | IRQ_POLARITY_POSITIVE), /* MVME2600_INT_SIO */
 231         (IRQ_SENSE_EDGE | IRQ_POLARITY_NEGATIVE),/*MVME2600_INT_FALCN_ECC_ERR */
 232         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),/*MVME2600_INT_PCI_ETHERNET */
 233         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_SCSI */
 234         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),/*MVME2600_INT_PCI_GRAPHICS */
 235         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_VME0 */
 236         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_VME1 */
 237         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_VME2 */
 238         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_VME3 */
 239         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_INTA */
 240         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_INTB */
 241         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_INTC */
 242         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_PCI_INTD */
 243         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_LM_SIG0 */
 244         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE), /* MVME2600_INT_LM_SIG1 */
 245         (IRQ_SENSE_LEVEL | IRQ_POLARITY_NEGATIVE),
 246 };
 247
 248 int mot_entry = -1;
 249 int prep_keybd_present = 1;
 250 int mot_multi = 0;
 251
 252 struct brd_info {
 253         /* 0x100 mask assumes for Raven and Hawk boards that the level/edge
 254          * are set */
 255         int cpu_type;
 256         /* 0x200 if this board has a Hawk chip. */
 257         int base_type;
 258         /* or'ed with 0x80 if this board should be checked for multi CPU */
 259         int max_cpu;
 260         const char *name;
 261         int (*map_irq) (struct pci_dev *, unsigned char, unsigned char);
 262 };
 263 struct brd_info mot_info[] = {
 264         {0x300, 0x00, 0x00, "MVME 2400", Genesis2_map_irq},
 265         {0x1E0, 0xE0, 0x00, "Mesquite cPCI (MCP750)", mesquite_map_irq},
 266         {0x1E0, 0xE1, 0x00, "Sitka cPCI (MCPN750)", sitka_map_irq},
 267         {0x1E0, 0xE2, 0x00, "Mesquite cPCI (MCP750) w/ HAC", mesquite_map_irq},
 268         {0x1E0, 0xF6, 0x80, "MTX Plus", MTXplus_map_irq},
 269         {0x1E0, 0xF6, 0x81, "Dual MTX Plus", MTXplus_map_irq},
 270         {0x1E0, 0xF7, 0x80, "MTX wo/ Parallel Port", MTX_map_irq},
 271         {0x1E0, 0xF7, 0x81, "Dual MTX wo/ Parallel Port", MTX_map_irq},
 272         {0x1E0, 0xF8, 0x80, "MTX w/ Parallel Port", MTX_map_irq},
 273         {0x1E0, 0xF8, 0x81, "Dual MTX w/ Parallel Port", MTX_map_irq},
 274         {0x1E0, 0xF9, 0x00, "MVME 2300", Genesis2_map_irq},
 275         {0x1E0, 0xFA, 0x00, "MVME 2300SC/2600", Genesis2_map_irq},
 276         {0x1E0, 0xFB, 0x00, "MVME 2600 with MVME712M", Genesis2_map_irq},
 277         {0x1E0, 0xFC, 0x00, "MVME 2600/2700 with MVME761", Genesis2_map_irq},
 278         {0x1E0, 0xFD, 0x80, "MVME 3600 with MVME712M", Genesis2_map_irq},
 279         {0x1E0, 0xFD, 0x81, "MVME 4600 with MVME712M", Genesis2_map_irq},
 280         {0x1E0, 0xFE, 0x80, "MVME 3600 with MVME761", Genesis2_map_irq},
 281         {0x1E0, 0xFE, 0x81, "MVME 4600 with MVME761", Genesis2_map_irq},
 282         {0x000, 0x00, 0x00, "", NULL}
 283 };
 284
 285 void __init pplus_set_board_type(void)
 286 {
 287         unsigned char cpu_type;
 288         unsigned char base_mod;
 289         int entry;
 290         unsigned short devid;
 291         unsigned long *ProcInfo = NULL;
 292
 293         cpu_type = inb(MOTOROLA_CPUTYPE_REG) & 0xF0;
 294         base_mod = inb(MOTOROLA_BASETYPE_REG);
 295         early_read_config_word(0, 0, 0, PCI_VENDOR_ID, &devid);
 296
 297         for (entry = 0; mot_info[entry].cpu_type != 0; entry++) {
 298                 /* Check for Hawk chip */
 299                 if (mot_info[entry].cpu_type & 0x200) {
 300                         if (devid != PCI_DEVICE_ID_MOTOROLA_HAWK)
 301                                 continue;
 302                 } else {
 303                         /* store the system config register for later use. */
 304                         ProcInfo =
 305                             (unsigned long *)ioremap(PPLUS_SYS_CONFIG_REG, 4);
 306
 307                         /* Check non hawk boards */
 308                         if ((mot_info[entry].cpu_type & 0xff) != cpu_type)
 309                                 continue;
 310
 311                         if (mot_info[entry].base_type == 0) {
 312                                 mot_entry = entry;
 313                                 break;
 314                         }
 315
 316                         if (mot_info[entry].base_type != base_mod)
 317                                 continue;
 318                 }
 319
 320                 if (!(mot_info[entry].max_cpu & 0x80)) {
 321                         mot_entry = entry;
 322                         break;
 323                 }
 324
 325                 /* processor 1 not present and max processor zero indicated */
 326                 if ((*ProcInfo & MOT_PROC2_BIT)
 327                     && !(mot_info[entry].max_cpu & 0x7f)) {
 328                         mot_entry = entry;
 329                         break;
 330                 }
 331
 332                 /* processor 1 present and max processor zero indicated */
 333                 if (!(*ProcInfo & MOT_PROC2_BIT)
 334                     && (mot_info[entry].max_cpu & 0x7f)) {
 335                         mot_entry = entry;
 336                         break;
 337                 }
 338
 339                 /* Indicate to system if this is a multiprocessor board */
 340                 if (!(*ProcInfo & MOT_PROC2_BIT))
 341                         mot_multi = 1;
 342         }
 343
 344         if (mot_entry == -1)
 345                 /* No particular cpu type found - assume Mesquite (MCP750) */
 346                 mot_entry = 1;
 347
 348         Motherboard_map_name = (unsigned char *)mot_info[mot_entry].name;
 349         ppc_md.pci_map_irq = mot_info[mot_entry].map_irq;
 350 }
 351 void __init pplus_pib_init(void)
 352 {
 353         unsigned char reg;
 354         unsigned short short_reg;
 355
 356         struct pci_dev *dev = NULL;
 357
 358         /*
 359          * Perform specific configuration for the Via Tech or
 360          * or Winbond PCI-ISA-Bridge part.
 361          */
 362         if ((dev = pci_find_device(PCI_VENDOR_ID_VIA,
 363                                    PCI_DEVICE_ID_VIA_82C586_1, dev))) {
 364                 /*
 365                  * PPCBUG does not set the enable bits
 366                  * for the IDE device. Force them on here.
 367                  */
 368                 pci_read_config_byte(dev, 0x40, &reg);
 369
 370                 reg |= 0x03;    /* IDE: Chip Enable Bits */
 371                 pci_write_config_byte(dev, 0x40, reg);
 372         }
 373
 374         if ((dev = pci_find_device(PCI_VENDOR_ID_VIA,
 375                                    PCI_DEVICE_ID_VIA_82C586_2,
 376                                    dev)) && (dev->devfn = 0x5a)) {
 377                 /* Force correct USB interrupt */
 378                 dev->irq = 11;
 379                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
 380         }
 381
 382         if ((dev = pci_find_device(PCI_VENDOR_ID_WINBOND,
 383                                    PCI_DEVICE_ID_WINBOND_83C553, dev))) {
 384                 /* Clear PCI Interrupt Routing Control Register. */
 385                 short_reg = 0x0000;
 386                 pci_write_config_word(dev, 0x44, short_reg);
 387                 /* Route IDE interrupts to IRQ 14 */
 388                 reg = 0xEE;
 389                 pci_write_config_byte(dev, 0x43, reg);
 390         }
 391
 392         if ((dev = pci_find_device(PCI_VENDOR_ID_WINBOND,
 393                                    PCI_DEVICE_ID_WINBOND_82C105, dev))) {
 394                 /*
 395                  * Disable LEGIRQ mode so PCI INTS are routed
 396                  * directly to the 8259 and enable both channels
 397                  */
 398                 pci_write_config_dword(dev, 0x40, 0x10ff0033);
 399
 400                 /* Force correct IDE interrupt */
 401                 dev->irq = 14;
 402                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
 403         }
 404 }
 405
 406 void __init pplus_set_VIA_IDE_legacy(void)
 407 {
 408         unsigned short vend, dev;
 409
 410         early_read_config_word(0, 0, PCI_DEVFN(0xb, 1), PCI_VENDOR_ID, &vend);
 411         early_read_config_word(0, 0, PCI_DEVFN(0xb, 1), PCI_DEVICE_ID, &dev);
 412
 413         if ((vend == PCI_VENDOR_ID_VIA) &&
 414                         (dev == PCI_DEVICE_ID_VIA_82C586_1)) {
 415                 unsigned char temp;
 416
 417                 /* put back original "standard" port base addresses */
 418                 early_write_config_dword(0, 0, PCI_DEVFN(0xb, 1),
 419                                          PCI_BASE_ADDRESS_0, 0x1f1);
 420                 early_write_config_dword(0, 0, PCI_DEVFN(0xb, 1),
 421                                          PCI_BASE_ADDRESS_1, 0x3f5);
 422                 early_write_config_dword(0, 0, PCI_DEVFN(0xb, 1),
 423                                          PCI_BASE_ADDRESS_2, 0x171);
 424                 early_write_config_dword(0, 0, PCI_DEVFN(0xb, 1),
 425                                          PCI_BASE_ADDRESS_3, 0x375);
 426                 early_write_config_dword(0, 0, PCI_DEVFN(0xb, 1),
 427                                          PCI_BASE_ADDRESS_4, 0xcc01);
 428
 429                 /* put into legacy mode */
 430                 early_read_config_byte(0, 0, PCI_DEVFN(0xb, 1), PCI_CLASS_PROG,
 431                                        &temp);
 432                 temp &= ~0x05;
 433                 early_write_config_byte(0, 0, PCI_DEVFN(0xb, 1), PCI_CLASS_PROG,
 434                                         temp);
 435         }
 436 }
 437
 438 void pplus_set_VIA_IDE_native(void)
 439 {
 440         unsigned short vend, dev;
 441
 442         early_read_config_word(0, 0, PCI_DEVFN(0xb, 1), PCI_VENDOR_ID, &vend);
 443         early_read_config_word(0, 0, PCI_DEVFN(0xb, 1), PCI_DEVICE_ID, &dev);
 444
 445         if ((vend == PCI_VENDOR_ID_VIA) &&
 446                         (dev == PCI_DEVICE_ID_VIA_82C586_1)) {
 447                 unsigned char temp;
 448
 449                 /* put into native mode */
 450                 early_read_config_byte(0, 0, PCI_DEVFN(0xb, 1), PCI_CLASS_PROG,
 451                                        &temp);
 452                 temp |= 0x05;
 453                 early_write_config_byte(0, 0, PCI_DEVFN(0xb, 1), PCI_CLASS_PROG,
 454                                         temp);
 455         }
 456 }
 457
 458 void __init pplus_pcibios_fixup(void)
 459 {
 460
 461         unsigned char reg;
 462         unsigned short devid;
 463         unsigned char base_mod;
 464
 465         printk(KERN_INFO "Setting PCI interrupts for a \"%s\"\n",
 466                         Motherboard_map_name);
 467
 468         /* Setup the Winbond or Via PIB */
 469         pplus_pib_init();
 470
 471         /* Set up floppy in PS/2 mode */
 472         outb(0x09, SIO_CONFIG_RA);
 473         reg = inb(SIO_CONFIG_RD);
 474         reg = (reg & 0x3F) | 0x40;
 475         outb(reg, SIO_CONFIG_RD);
 476         outb(reg, SIO_CONFIG_RD);       /* Have to write twice to change! */
 477
 478         /* This is a hack.  If this is a 2300 or 2400 mot board then there is
 479          * no keyboard controller and we have to indicate that.
 480          */
 481
 482         early_read_config_word(0, 0, 0, PCI_VENDOR_ID, &devid);
 483         base_mod = inb(MOTOROLA_BASETYPE_REG);
 484         if ((devid == PCI_DEVICE_ID_MOTOROLA_HAWK) ||
 485             (base_mod == 0xF9) || (base_mod == 0xFA) || (base_mod == 0xE1))
 486                 prep_keybd_present = 0;
 487 }
 488
 489 void __init pplus_find_bridges(void)
 490 {
 491         struct pci_controller *hose;
 492
 493         hose = pcibios_alloc_controller();
 494         if (!hose)
 495                 return;
 496
 497         hose->first_busno = 0;
 498         hose->last_busno = 0xff;
 499
 500         hose->pci_mem_offset = PREP_ISA_MEM_BASE;
 501         hose->io_base_virt = (void *)PREP_ISA_IO_BASE;
 502
 503         pci_init_resource(&hose->io_resource, PPLUS_PCI_IO_START,
 504                           PPLUS_PCI_IO_END, IORESOURCE_IO, "PCI host bridge");
 505         pci_init_resource(&hose->mem_resources[0], PPLUS_PROC_PCI_MEM_START,
 506                           PPLUS_PROC_PCI_MEM_END, IORESOURCE_MEM,
 507                           "PCI host bridge");
 508
 509         hose->io_space.start = PPLUS_PCI_IO_START;
 510         hose->io_space.end = PPLUS_PCI_IO_END;
 511         hose->mem_space.start = PPLUS_PCI_MEM_START;
 512         hose->mem_space.end = PPLUS_PCI_MEM_END - HAWK_MPIC_SIZE;
 513
 514         if (hawk_init(hose, PPLUS_HAWK_PPC_REG_BASE, PPLUS_PROC_PCI_MEM_START,
 515                                 PPLUS_PROC_PCI_MEM_END - HAWK_MPIC_SIZE,
 516                                 PPLUS_PROC_PCI_IO_START, PPLUS_PROC_PCI_IO_END,
 517                                 PPLUS_PROC_PCI_MEM_END - HAWK_MPIC_SIZE + 1)
 518                         != 0) {
 519                 printk(KERN_CRIT "Could not initialize host bridge\n");
 520
 521         }
 522
 523         pplus_set_VIA_IDE_legacy();
 524
 525         hose->last_busno = pciauto_bus_scan(hose, hose->first_busno);
 526
 527         ppc_md.pcibios_fixup = pplus_pcibios_fixup;
 528         ppc_md.pci_swizzle = common_swizzle;
 529 }
 530
 531 static int pplus_show_cpuinfo(struct seq_file *m)
 532 {
 533         seq_printf(m, "vendor\t\t: Motorola MCG\n");
 534         seq_printf(m, "machine\t\t: %s\n", Motherboard_map_name);
 535
 536         return 0;
 537 }
 538
 539 static void __init pplus_setup_arch(void)
 540 {
 541         struct pci_controller *hose;
 542
 543         if (ppc_md.progress)
 544                 ppc_md.progress("pplus_setup_arch: enter", 0);
 545
 546         /* init to some ~sane value until calibrate_delay() runs */
 547         loops_per_jiffy = 50000000;
 548
 549         if (ppc_md.progress)
 550                 ppc_md.progress("pplus_setup_arch: find_bridges", 0);
 551
 552         /* Setup PCI host bridge */
 553         pplus_find_bridges();
 554
 555         hose = pci_bus_to_hose(0);
 556         isa_io_base = (ulong) hose->io_base_virt;
 557
 558         if (ppc_md.progress)
 559                 ppc_md.progress("pplus_setup_arch: set_board_type", 0);
 560
 561         pplus_set_board_type();
 562
 563         /* Enable L2.  Assume we don't need to flush -- Cort */
 564         *(unsigned char *)(PPLUS_L2_CONTROL_REG) |= 3;
 565
 566 #ifdef CONFIG_BLK_DEV_INITRD
 567         if (initrd_start)
 568                 ROOT_DEV = Root_RAM0;
 569         else
 570 #endif
 571 #ifdef CONFIG_ROOT_NFS
 572                 ROOT_DEV = Root_NFS;
 573 #else
 574                 ROOT_DEV = Root_SDA2;
 575 #endif
 576
 577         printk(KERN_INFO "Motorola PowerPlus Platform\n");
 578         printk(KERN_INFO
 579                "Port by MontaVista Software, Inc. (source@mvista.com)\n");
 580
 581 #ifdef CONFIG_VGA_CONSOLE
 582         /* remap the VGA memory */
 583         vgacon_remap_base = (unsigned long)ioremap(PPLUS_ISA_MEM_BASE,
 584                                                    0x08000000);
 585         conswitchp = &vga_con;
 586 #elif defined(CONFIG_DUMMY_CONSOLE)
 587         conswitchp = &dummy_con;
 588 #endif
 589 #ifdef CONFIG_PPCBUG_NVRAM
 590         /* Read in NVRAM data */
 591         init_prep_nvram();
 592
 593         /* if no bootargs, look in NVRAM */
 594         if (cmd_line[0] == '\0') {
 595                 char *bootargs;
 596                 bootargs = prep_nvram_get_var("bootargs");
 597                 if (bootargs != NULL) {
 598                         strcpy(cmd_line, bootargs);
 599                         /* again.. */
 600                         strcpy(saved_command_line, cmd_line);
 601                 }
 602         }
 603 #endif
 604         if (ppc_md.progress)
 605                 ppc_md.progress("pplus_setup_arch: exit", 0);
 606 }
 607
 608 static void pplus_restart(char *cmd)
 609 {
 610         unsigned long i = 10000;
 611
 612         local_irq_disable();
 613
 614         /* set VIA IDE controller into native mode */
 615         pplus_set_VIA_IDE_native();
 616
 617         /* set exception prefix high - to the prom */
 618         _nmask_and_or_msr(0, MSR_IP);
 619
 620         /* make sure bit 0 (reset) is a 0 */
 621         outb(inb(0x92) & ~1L, 0x92);
 622         /* signal a reset to system control port A - soft reset */
 623         outb(inb(0x92) | 1, 0x92);
 624
 625         while (i != 0)
 626                 i++;
 627         panic("restart failed\n");
 628 }
 629
 630 static void pplus_halt(void)
 631 {
 632         /* set exception prefix high - to the prom */
 633         _nmask_and_or_msr(MSR_EE, MSR_IP);
 634
 635         /* make sure bit 0 (reset) is a 0 */
 636         outb(inb(0x92) & ~1L, 0x92);
 637         /* signal a reset to system control port A - soft reset */
 638         outb(inb(0x92) | 1, 0x92);
 639
 640         while (1) ;
 641         /*
 642          * Not reached
 643          */
 644 }
 645
 646 static void pplus_power_off(void)
 647 {
 648         pplus_halt();
 649 }
 650
 651 static unsigned int pplus_irq_canonicalize(u_int irq)
 652 {
 653         if (irq == 2)
 654                 return 9;
 655         else
 656                 return irq;
 657 }
 658
 659 static void __init pplus_init_IRQ(void)
 660 {
 661         int i;
 662
 663         if (ppc_md.progress)
 664                 ppc_md.progress("init_irq: enter", 0);
 665
 666         OpenPIC_InitSenses = pplus_openpic_initsenses;
 667         OpenPIC_NumInitSenses = sizeof(pplus_openpic_initsenses);
 668
 669         if (OpenPIC_Addr != NULL) {
 670
 671                 openpic_set_sources(0, 16, OpenPIC_Addr + 0x10000);
 672                 openpic_init(NUM_8259_INTERRUPTS);
 673                 openpic_hookup_cascade(NUM_8259_INTERRUPTS, "82c59 cascade",
 674                                         i8259_irq);
 675                 ppc_md.get_irq = openpic_get_irq;
 676         }
 677
 678         for (i = 0; i < NUM_8259_INTERRUPTS; i++)
 679                 irq_desc[i].handler = &i8259_pic;
 680
 681         i8259_init(0);
 682
 683         if (ppc_md.progress)
 684                 ppc_md.progress("init_irq: exit", 0);
 685 }
 686
 687 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 688 /*
 689  * IDE stuff.
 690  */
 691 static int pplus_ide_default_irq(unsigned long base)
 692 {
 693         switch (base) {
 694         case 0x1f0:
 695                 return 14;
 696         case 0x170:
 697                 return 15;
 698         default:
 699                 return 0;
 700         }
 701 }
 702
 703 static unsigned long pplus_ide_default_io_base(int index)
 704 {
 705         switch (index) {
 706         case 0:
 707                 return 0x1f0;
 708         case 1:
 709                 return 0x170;
 710         default:
 711                 return 0;
 712         }
 713 }
 714
 715 static void __init
 716 pplus_ide_init_hwif_ports(hw_regs_t * hw, unsigned long data_port,
 717                           unsigned long ctrl_port, int *irq)
 718 {
 719         unsigned long reg = data_port;
 720         int i;
 721
 722         for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++) {
 723                 hw->io_ports[i] = reg;
 724                 reg += 1;
 725         }
 726
 727         if (ctrl_port)
 728                 hw->io_ports[IDE_CONTROL_OFFSET] = ctrl_port;
 729         else
 730                 hw->io_ports[IDE_CONTROL_OFFSET] =
 731                     hw->io_ports[IDE_DATA_OFFSET] + 0x206;
 732
 733         if (irq != NULL)
 734                 *irq = pplus_ide_default_irq(data_port);
 735 }
 736 #endif
 737
 738 #ifdef CONFIG_SMP
 739 /* PowerPlus (MTX) support */
 740 static int __init smp_pplus_probe(void)
 741 {
 742         extern int mot_multi;
 743
 744         if (mot_multi) {
 745                 openpic_request_IPIs();
 746                 smp_hw_index[1] = 1;
 747                 return 2;
 748         }
 749
 750         return 1;
 751 }
 752
 753 static void __init smp_pplus_kick_cpu(int nr)
 754 {
 755         *(unsigned long *)KERNELBASE = nr;
 756         asm volatile ("dcbf 0,%0"::"r" (KERNELBASE):"memory");
 757         printk(KERN_INFO "CPU1 reset, waiting\n");
 758 }
 759
 760 static void __init smp_pplus_setup_cpu(int cpu_nr)
 761 {
 762         if (OpenPIC_Addr)
 763                 do_openpic_setup_cpu();
 764 }
 765
 766 static struct smp_ops_t pplus_smp_ops = {
 767         smp_openpic_message_pass,
 768         smp_pplus_probe,
 769         smp_pplus_kick_cpu,
 770         smp_pplus_setup_cpu,
 771         .give_timebase = smp_generic_give_timebase,
 772         .take_timebase = smp_generic_take_timebase,
 773 };
 774 #endif                          /* CONFIG_SMP */
 775
 776 #ifdef DUMP_DBATS
 777 static void print_dbat(int idx, u32 bat)
 778 {
 779
 780         char str[64];
 781
 782         sprintf(str, "DBAT%c%c = 0x%08x\n",
 783                 (char)((idx - DBAT0U) / 2) + '0', (idx & 1) ? 'L' : 'U', bat);
 784         ppc_md.progress(str, 0);
 785 }
 786
 787 #define DUMP_DBAT(x) \
 788         do { \
 789         u32 __temp = mfspr(x);\
 790         print_dbat(x, __temp); \
 791         } while (0)
 792
 793 static void dump_dbats(void)
 794 {
 795         if (ppc_md.progress) {
 796                 DUMP_DBAT(DBAT0U);
 797                 DUMP_DBAT(DBAT0L);
 798                 DUMP_DBAT(DBAT1U);
 799                 DUMP_DBAT(DBAT1L);
 800                 DUMP_DBAT(DBAT2U);
 801                 DUMP_DBAT(DBAT2L);
 802                 DUMP_DBAT(DBAT3U);
 803                 DUMP_DBAT(DBAT3L);
 804         }
 805 }
 806 #endif
 807
 808 static unsigned long __init pplus_find_end_of_memory(void)
 809 {
 810         unsigned long total;
 811
 812         if (ppc_md.progress)
 813                 ppc_md.progress("pplus_find_end_of_memory", 0);
 814
 815 #ifdef DUMP_DBATS
 816         dump_dbats();
 817 #endif
 818
 819         total = hawk_get_mem_size(PPLUS_HAWK_SMC_BASE);
 820         return (total);
 821 }
 822
 823 static void __init pplus_map_io(void)
 824 {
 825         io_block_mapping(PPLUS_ISA_IO_BASE, PPLUS_ISA_IO_BASE, 0x10000000,
 826                          _PAGE_IO);
 827         io_block_mapping(0xfef80000, 0xfef80000, 0x00080000, _PAGE_IO);
 828 }
 829
 830 static void __init pplus_init2(void)
 831 {
 832 #ifdef CONFIG_NVRAM
 833         request_region(PREP_NVRAM_AS0, 0x8, "nvram");
 834 #endif
 835         request_region(0x20, 0x20, "pic1");
 836         request_region(0xa0, 0x20, "pic2");
 837         request_region(0x00, 0x20, "dma1");
 838         request_region(0x40, 0x20, "timer");
 839         request_region(0x80, 0x10, "dma page reg");
 840         request_region(0xc0, 0x20, "dma2");
 841 }
 842
 843 /*
 844  * Set BAT 2 to access 0x8000000 so progress messages will work and set BAT 3
 845  * to 0xf0000000 to access Falcon/Raven or Hawk registers
 846  */
 847 static __inline__ void pplus_set_bat(void)
 848 {
 849         /* wait for all outstanding memory accesses to complete */
 850         mb();
 851
 852         /* setup DBATs */
 853         mtspr(DBAT2U, 0x80001ffe);
 854         mtspr(DBAT2L, 0x8000002a);
 855         mtspr(DBAT3U, 0xf0001ffe);
 856         mtspr(DBAT3L, 0xf000002a);
 857
 858         /* wait for updates */
 859         mb();
 860 }
 861
 862 void __init
 863 platform_init(unsigned long r3, unsigned long r4, unsigned long r5,
 864               unsigned long r6, unsigned long r7)
 865 {
 866         parse_bootinfo(find_bootinfo());
 867
 868         /* Map in board regs, etc. */
 869         pplus_set_bat();
 870
 871         isa_io_base = PREP_ISA_IO_BASE;
 872         isa_mem_base = PREP_ISA_MEM_BASE;
 873         pci_dram_offset = PREP_PCI_DRAM_OFFSET;
 874         ISA_DMA_THRESHOLD = 0x00ffffff;
 875         DMA_MODE_READ = 0x44;
 876         DMA_MODE_WRITE = 0x48;
 877
 878         ppc_md.setup_arch = pplus_setup_arch;
 879         ppc_md.show_cpuinfo = pplus_show_cpuinfo;
 880         ppc_md.irq_canonicalize = pplus_irq_canonicalize;
 881         ppc_md.init_IRQ = pplus_init_IRQ;
 882         /* this gets changed later on if we have an OpenPIC -- Cort */
 883         ppc_md.get_irq = i8259_irq;
 884         ppc_md.init = pplus_init2;
 885
 886         ppc_md.restart = pplus_restart;
 887         ppc_md.power_off = pplus_power_off;
 888         ppc_md.halt = pplus_halt;
 889
 890         TODC_INIT(TODC_TYPE_MK48T59, PREP_NVRAM_AS0, PREP_NVRAM_AS1,
 891                   PREP_NVRAM_DATA, 8);
 892
 893         ppc_md.time_init = todc_time_init;
 894         ppc_md.set_rtc_time = todc_set_rtc_time;
 895         ppc_md.get_rtc_time = todc_get_rtc_time;
 896         ppc_md.calibrate_decr = todc_calibrate_decr;
 897         ppc_md.nvram_read_val = todc_m48txx_read_val;
 898         ppc_md.nvram_write_val = todc_m48txx_write_val;
 899
 900         ppc_md.find_end_of_memory = pplus_find_end_of_memory;
 901         ppc_md.setup_io_mappings = pplus_map_io;
 902
 903 #if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
 904         ppc_ide_md.default_irq = pplus_ide_default_irq;
 905         ppc_ide_md.default_io_base = pplus_ide_default_io_base;
 906         ppc_ide_md.ide_init_hwif = pplus_ide_init_hwif_ports;
 907 #endif
 908
 909 #ifdef CONFIG_SERIAL_TEXT_DEBUG
 910         ppc_md.progress = gen550_progress;
 911 #endif                          /* CONFIG_SERIAL_TEXT_DEBUG */
 912 #ifdef CONFIG_KGDB
 913         ppc_md.kgdb_map_scc = gen550_kgdb_map_scc;
 914 #endif
 915 #ifdef CONFIG_SMP
 916         ppc_md.smp_ops = &pplus_smp_ops;
 917 #endif                          /* CONFIG_SMP */
 918 }