arch/mips/jmr3927/rbhma3100/setup.c

   1 /***********************************************************************
   2  *
   3  * Copyright 2001 MontaVista Software Inc.
   4  * Author: MontaVista Software, Inc.
   5  *              ahennessy@mvista.com
   6  *
   7  * Based on arch/mips/ddb5xxx/ddb5477/setup.c
   8  *
   9  *     Setup file for JMR3927.
  10  *
  11  * Copyright (C) 2000-2001 Toshiba Corporation
  12  *
  13  *  This program is free software; you can redistribute  it and/or modify it
  14  *  under  the terms of  the GNU General  Public License as published by the
  15  *  Free Software Foundation;  either version 2 of the  License, or (at your
  16  *  option) any later version.
  17  *
  18  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  19  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  20  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  21  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  22  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  23  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  24  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  25  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  26  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  27  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28  *
  29  *  You should have received a copy of the  GNU General Public License along
  30  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  31  *  675 Mass Ave, Cambridge, MA 02139, USA.
  32  *
  33  ***********************************************************************
  34  */
  35
  36 #include <linux/config.h>
  37 #include <linux/init.h>
  38 #include <linux/kernel.h>
  39 #include <linux/kdev_t.h>
  40 #include <linux/types.h>
  41 #include <linux/console.h>
  42 #include <linux/sched.h>
  43 #include <linux/pci.h>
  44 #include <linux/ide.h>
  45 #include <linux/fs.h>           /* for ROOT_DEV */
  46 #include <linux/ioport.h>
  47 #include <linux/param.h>        /* for HZ */
  48 #include <linux/delay.h>
  49
  50 #include <asm/addrspace.h>
  51 #include <asm/time.h>
  52 #include <asm/bcache.h>
  53 #include <asm/irq.h>
  54 #include <asm/reboot.h>
  55 #include <asm/gdb-stub.h>
  56 #include <asm/jmr3927/jmr3927.h>
  57 #include <asm/mipsregs.h>
  58 #include <asm/traps.h>
  59
  60 /* Tick Timer divider */
  61 #define JMR3927_TIMER_CCD       0       /* 1/2 */
  62 #define JMR3927_TIMER_CLK       (JMR3927_IMCLK / (2 << JMR3927_TIMER_CCD))
  63
  64 unsigned char led_state = 0xf;
  65
  66 struct {
  67     struct resource ram0;
  68     struct resource ram1;
  69     struct resource pcimem;
  70     struct resource iob;
  71     struct resource ioc;
  72     struct resource pciio;
  73     struct resource jmy1394;
  74     struct resource rom1;
  75     struct resource rom0;
  76     struct resource sio0;
  77     struct resource sio1;
  78 } jmr3927_resources = {
  79     { "RAM0",           0,         0x01FFFFFF,  IORESOURCE_MEM },
  80     { "RAM1",          0x02000000, 0x03FFFFFF,  IORESOURCE_MEM },
  81     { "PCIMEM",        0x08000000, 0x07FFFFFF,  IORESOURCE_MEM },
  82     { "IOB",           0x10000000, 0x13FFFFFF                  },
  83     { "IOC",           0x14000000, 0x14FFFFFF                  },
  84     { "PCIIO",         0x15000000, 0x15FFFFFF                  },
  85     { "JMY1394",       0x1D000000, 0x1D3FFFFF                  },
  86     { "ROM1",          0x1E000000, 0x1E3FFFFF                  },
  87     { "ROM0",          0x1FC00000, 0x1FFFFFFF                  },
  88     { "SIO0",          0xFFFEF300, 0xFFFEF3FF                  },
  89     { "SIO1",          0xFFFEF400, 0xFFFEF4FF                  },
  90 };
  91
  92 /* don't enable - see errata */
  93 int jmr3927_ccfg_toeon = 0;
  94
  95 static inline void do_reset(void)
  96 {
  97 #ifdef CONFIG_TC35815
  98         extern void tc35815_killall(void);
  99         tc35815_killall();
 100 #endif
 101 #if 1   /* Resetting PCI bus */
 102         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 103         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI, JMR3927_IOC_RESET_ADDR);
 104         (void)jmr3927_ioc_reg_in(JMR3927_IOC_RESET_ADDR);       /* flush WB */
 105         mdelay(1);
 106         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 107 #endif
 108         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_CPU, JMR3927_IOC_RESET_ADDR);
 109 }
 110
 111 static void jmr3927_machine_restart(char *command)
 112 {
 113         cli();
 114         puts("Rebooting...");
 115         do_reset();
 116 }
 117
 118 static void jmr3927_machine_halt(void)
 119 {
 120         puts("JMR-TX3927 halted.\n");
 121         while (1);
 122 }
 123
 124 static void jmr3927_machine_power_off(void)
 125 {
 126         puts("JMR-TX3927 halted. Please turn off the power.\n");
 127         while (1);
 128 }
 129
 130 #define USE_RTC_DS1742
 131 #ifdef USE_RTC_DS1742
 132 extern void rtc_ds1742_init(unsigned long base);
 133 #endif
 134 static void __init jmr3927_time_init(void)
 135 {
 136 #ifdef USE_RTC_DS1742
 137         if (jmr3927_have_nvram()) {
 138                 rtc_ds1742_init(JMR3927_IOC_NVRAMB_ADDR);
 139         }
 140 #endif
 141 }
 142
 143 unsigned long jmr3927_do_gettimeoffset(void);
 144 extern int setup_irq(unsigned int irq, struct irqaction *irqaction);
 145 static void __init jmr3927_timer_setup(struct irqaction *irq)
 146 {
 147         do_gettimeoffset = jmr3927_do_gettimeoffset;
 148
 149         jmr3927_tmrptr->cpra = JMR3927_TIMER_CLK / HZ;
 150         jmr3927_tmrptr->itmr = TXx927_TMTITMR_TIIE | TXx927_TMTITMR_TZCE;
 151         jmr3927_tmrptr->ccdr = JMR3927_TIMER_CCD;
 152         jmr3927_tmrptr->tcr =
 153                 TXx927_TMTCR_TCE | TXx927_TMTCR_CCDE | TXx927_TMTCR_TMODE_ITVL;
 154
 155         setup_irq(JMR3927_IRQ_TICK, irq);
 156 }
 157
 158 #define USECS_PER_JIFFY (1000000/HZ)
 159 unsigned long jmr3927_do_gettimeoffset(void)
 160 {
 161        unsigned long count;
 162        unsigned long res = 0;
 163
 164        /* MUST read TRR before TISR. */
 165        count = jmr3927_tmrptr->trr;
 166
 167        if (jmr3927_tmrptr->tisr & TXx927_TMTISR_TIIS) {
 168                /* timer interrupt is pending.  use Max value. */
 169                res = USECS_PER_JIFFY - 1;
 170        } else {
 171                /* convert to usec */
 172                /* res = count / (JMR3927_TIMER_CLK / 1000000); */
 173                res = (count << 7) / ((JMR3927_TIMER_CLK << 7) / 1000000);
 174
 175                /*
 176                 * Due to possible jiffies inconsistencies, we need to check
 177                 * the result so that we'll get a timer that is monotonic.
 178                 */
 179                if (res >= USECS_PER_JIFFY)
 180                        res = USECS_PER_JIFFY-1;
 181        }
 182
 183        return res;
 184 }
 185
 186
 187 #if defined(CONFIG_BLK_DEV_INITRD)
 188 extern unsigned long __rd_start, __rd_end, initrd_start, initrd_end;
 189 #endif
 190
 191 //#undef DO_WRITE_THROUGH
 192 #define DO_WRITE_THROUGH
 193 #define DO_ENABLE_CACHE
 194
 195 extern char * __init prom_getcmdline(void);
 196 static void jmr3927_board_init(void);
 197 extern void jmr3927_irq_setup(void);
 198 extern struct resource pci_io_resource;
 199 extern struct resource pci_mem_resource;
 200 void __init jmr3927_setup(void)
 201 {
 202         extern int panic_timeout;
 203         char *argptr;
 204
 205         irq_setup = jmr3927_irq_setup;
 206         mips_io_port_base = JMR3927_PORT_BASE + JMR3927_PCIIO;
 207
 208         board_time_init = jmr3927_time_init;
 209         board_timer_setup = jmr3927_timer_setup;
 210
 211         _machine_restart = jmr3927_machine_restart;
 212         _machine_halt = jmr3927_machine_halt;
 213         _machine_power_off = jmr3927_machine_power_off;
 214
 215         /*
 216          * IO/MEM resources.
 217          */
 218         ioport_resource.start = pci_io_resource.start;
 219         ioport_resource.end = pci_io_resource.end;
 220         iomem_resource.start = pci_mem_resource.start;
 221         iomem_resource.end = pci_mem_resource.end;
 222
 223         /* Reboot on panic */
 224         panic_timeout = 180;
 225
 226         {
 227                 unsigned int conf;
 228                 conf = read_c0_conf();
 229         }
 230
 231 #if 1
 232         /* cache setup */
 233         {
 234                 unsigned int conf;
 235 #ifdef DO_ENABLE_CACHE
 236                 int mips_ic_disable = 0, mips_dc_disable = 0;
 237 #else
 238                 int mips_ic_disable = 1, mips_dc_disable = 1;
 239 #endif
 240 #ifdef DO_WRITE_THROUGH
 241                 int mips_config_cwfon = 0;
 242                 int mips_config_wbon = 0;
 243 #else
 244                 int mips_config_cwfon = 1;
 245                 int mips_config_wbon = 1;
 246 #endif
 247
 248                 conf = read_c0_conf();
 249                 conf &= ~(TX39_CONF_ICE | TX39_CONF_DCE | TX39_CONF_WBON | TX39_CONF_CWFON);
 250                 conf |= mips_ic_disable ? 0 : TX39_CONF_ICE;
 251                 conf |= mips_dc_disable ? 0 : TX39_CONF_DCE;
 252                 conf |= mips_config_wbon ? TX39_CONF_WBON : 0;
 253                 conf |= mips_config_cwfon ? TX39_CONF_CWFON : 0;
 254
 255                 write_c0_conf(conf);
 256                 write_c0_cache(0);
 257         }
 258 #endif
 259
 260         /* initialize board */
 261         jmr3927_board_init();
 262
 263         argptr = prom_getcmdline();
 264
 265         if ((argptr = strstr(argptr, "toeon")) != NULL) {
 266                         jmr3927_ccfg_toeon = 1;
 267         }
 268         argptr = prom_getcmdline();
 269         if ((argptr = strstr(argptr, "ip=")) == NULL) {
 270                 argptr = prom_getcmdline();
 271                 strcat(argptr, " ip=bootp");
 272         }
 273
 274 #ifdef CONFIG_TXX927_SERIAL_CONSOLE
 275         argptr = prom_getcmdline();
 276         if ((argptr = strstr(argptr, "console=")) == NULL) {
 277                 argptr = prom_getcmdline();
 278                 strcat(argptr, " console=ttyS1,115200");
 279         }
 280 #endif
 281 }
 282
 283
 284 static void tx3927_setup(void);
 285
 286 #ifdef CONFIG_PCI
 287 unsigned long mips_pci_io_base;
 288 unsigned long mips_pci_io_size;
 289 unsigned long mips_pci_mem_base;
 290 unsigned long mips_pci_mem_size;
 291 /* for legacy I/O, PCI I/O PCI Bus address must be 0 */
 292 unsigned long mips_pci_io_pciaddr = 0;
 293 #endif
 294 extern struct rtc_ops *rtc_ops;
 295 extern struct rtc_ops jmr3927_rtc_ops;
 296 static void jmr3927_board_init()
 297 {
 298         char *argptr;
 299
 300 #ifdef CONFIG_PCI
 301         mips_pci_io_base = JMR3927_PCIIO;
 302         mips_pci_io_size = JMR3927_PCIIO_SIZE;
 303         mips_pci_mem_base = JMR3927_PCIMEM;
 304         mips_pci_mem_size = JMR3927_PCIMEM_SIZE;
 305 #endif
 306
 307         tx3927_setup();
 308
 309 #ifdef CONFIG_VT
 310         conswitchp = &dummy_con;
 311 #endif
 312
 313         if (jmr3927_have_isac()) {
 314
 315 #ifdef CONFIG_FB_E1355
 316                 argptr = prom_getcmdline();
 317                 if ((argptr = strstr(argptr, "video=")) == NULL) {
 318                         argptr = prom_getcmdline();
 319                         strcat(argptr, " video=e1355fb:crt16h");
 320                 }
 321 #endif
 322
 323 #ifdef CONFIG_BLK_DEV_IDE
 324                 /* overrides PCI-IDE */
 325 #endif
 326
 327 #ifdef CONFIG_PC_KEYB
 328                 //not yet kbd_ops = &jmr3927_kbd_ops;
 329 #endif
 330         }
 331 #ifdef USE_RTC_DS1742
 332         if (jmr3927_have_nvram()) {
 333                 rtc_ops = &jmr3927_rtc_ops;
 334         }
 335 #endif
 336
 337         /* SIO0 DTR on */
 338         jmr3927_ioc_reg_out(0, JMR3927_IOC_DTR_ADDR);
 339
 340         jmr3927_led_set(0);
 341
 342
 343         if (jmr3927_have_isac())
 344                 jmr3927_io_led_set(0);
 345         printk("JMR-TX3927 (Rev %d) --- IOC(Rev %d) DIPSW:%d,%d,%d,%d\n",
 346                jmr3927_ioc_reg_in(JMR3927_IOC_BREV_ADDR) & JMR3927_REV_MASK,
 347                jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR) & JMR3927_REV_MASK,
 348                jmr3927_dipsw1(), jmr3927_dipsw2(),
 349                jmr3927_dipsw3(), jmr3927_dipsw4());
 350         if (jmr3927_have_isac())
 351                 printk("JMI-3927IO2 --- ISAC(Rev %d) DIPSW:%01x\n",
 352                        jmr3927_isac_reg_in(JMR3927_ISAC_REV_ADDR) & JMR3927_REV_MASK,
 353                        jmr3927_io_dipsw());
 354 }
 355 static void tx3927_setup(void)
 356 {
 357         int i;
 358
 359         /* SDRAMC are configured by PROM */
 360
 361         /* ROMC */
 362         tx3927_romcptr->cr[1] = JMR3927_ROMCE1 | 0x00030048;
 363         tx3927_romcptr->cr[2] = JMR3927_ROMCE2 | 0x000064c8;
 364         tx3927_romcptr->cr[3] = JMR3927_ROMCE3 | 0x0003f698;
 365         tx3927_romcptr->cr[5] = JMR3927_ROMCE5 | 0x0000f218;
 366
 367         /* CCFG */
 368         /* enable Timeout BusError */
 369         if (jmr3927_ccfg_toeon)
 370                 tx3927_ccfgptr->ccfg |= TX3927_CCFG_TOE;
 371
 372         /* clear BusErrorOnWrite flag */
 373         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_BEOW;
 374         /* Disable PCI snoop */
 375         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_PSNP;
 376
 377 #ifdef DO_WRITE_THROUGH
 378         /* Enable PCI SNOOP - with write through only */
 379         tx3927_ccfgptr->ccfg |= TX3927_CCFG_PSNP;
 380 #endif
 381
 382         /* Pin selection */
 383         tx3927_ccfgptr->pcfg &= ~TX3927_PCFG_SELALL;
 384         tx3927_ccfgptr->pcfg |=
 385                 TX3927_PCFG_SELSIOC(0) | TX3927_PCFG_SELSIO_ALL |
 386                 (TX3927_PCFG_SELDMA_ALL & ~TX3927_PCFG_SELDMA(1));
 387
 388         printk("TX3927 -- CRIR:%08lx CCFG:%08lx PCFG:%08lx\n",
 389                tx3927_ccfgptr->crir,
 390                tx3927_ccfgptr->ccfg, tx3927_ccfgptr->pcfg);
 391
 392         /* IRC */
 393         /* disable interrupt control */
 394         tx3927_ircptr->cer = 0;
 395         /* mask all IRC interrupts */
 396         tx3927_ircptr->imr = 0;
 397         for (i = 0; i < TX3927_NUM_IR / 2; i++) {
 398                 tx3927_ircptr->ilr[i] = 0;
 399         }
 400         /* setup IRC interrupt mode (Low Active) */
 401         for (i = 0; i < TX3927_NUM_IR / 8; i++) {
 402                 tx3927_ircptr->cr[i] = 0;
 403         }
 404
 405         /* TMR */
 406         /* disable all timers */
 407         for (i = 0; i < TX3927_NR_TMR; i++) {
 408                 tx3927_tmrptr(i)->tcr = TXx927_TMTCR_CRE;
 409                 tx3927_tmrptr(i)->tisr = 0;
 410                 tx3927_tmrptr(i)->cpra = 0xffffffff;
 411                 tx3927_tmrptr(i)->itmr = 0;
 412                 tx3927_tmrptr(i)->ccdr = 0;
 413                 tx3927_tmrptr(i)->pgmr = 0;
 414         }
 415
 416         /* DMA */
 417         tx3927_dmaptr->mcr = 0;
 418         for (i = 0; i < sizeof(tx3927_dmaptr->ch) / sizeof(tx3927_dmaptr->ch[0]); i++) {
 419                 /* reset channel */
 420                 tx3927_dmaptr->ch[i].ccr = TX3927_DMA_CCR_CHRST;
 421                 tx3927_dmaptr->ch[i].ccr = 0;
 422         }
 423         /* enable DMA */
 424 #ifdef __BIG_ENDIAN
 425         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN;
 426 #else
 427         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN | TX3927_DMA_MCR_LE;
 428 #endif
 429
 430 #ifdef CONFIG_PCI
 431         /* PCIC */
 432         printk("TX3927 PCIC -- DID:%04x VID:%04x RID:%02x Arbiter:",
 433                tx3927_pcicptr->did, tx3927_pcicptr->vid,
 434                tx3927_pcicptr->rid);
 435         if (!(tx3927_ccfgptr->ccfg & TX3927_CCFG_PCIXARB)) {
 436                 printk("External\n");
 437                 /* XXX */
 438         } else {
 439                 printk("Internal\n");
 440
 441                 /* Reset PCI Bus */
 442                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 443                 udelay(100);
 444                 jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI,
 445                                     JMR3927_IOC_RESET_ADDR);
 446                 udelay(100);
 447                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 448
 449
 450                 /* Disable External PCI Config. Access */
 451                 tx3927_pcicptr->lbc = TX3927_PCIC_LBC_EPCAD;
 452 #ifdef __BIG_ENDIAN
 453                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_IBSE |
 454                         TX3927_PCIC_LBC_TIBSE |
 455                         TX3927_PCIC_LBC_TMFBSE | TX3927_PCIC_LBC_MSDSE;
 456 #endif
 457                 /* LB->PCI mappings */
 458                 tx3927_pcicptr->iomas = ~(mips_pci_io_size - 1);
 459                 tx3927_pcicptr->ilbioma = mips_pci_io_base;
 460                 tx3927_pcicptr->ipbioma = mips_pci_io_pciaddr;
 461                 tx3927_pcicptr->mmas = ~(mips_pci_mem_size - 1);
 462                 tx3927_pcicptr->ilbmma = mips_pci_mem_base;
 463                 tx3927_pcicptr->ipbmma = mips_pci_mem_base;
 464                 /* PCI->LB mappings */
 465                 tx3927_pcicptr->iobas = 0xffffffff;
 466                 tx3927_pcicptr->ioba = 0;
 467                 tx3927_pcicptr->tlbioma = 0;
 468                 tx3927_pcicptr->mbas = ~(mips_pci_mem_size - 1);
 469                 tx3927_pcicptr->mba = 0;
 470                 tx3927_pcicptr->tlbmma = 0;
 471 #ifndef JMR3927_INIT_INDIRECT_PCI
 472                 /* Enable Direct mapping Address Space Decoder */
 473                 tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_ILMDE | TX3927_PCIC_LBC_ILIDE;
 474 #endif
 475
 476                 /* Clear All Local Bus Status */
 477                 tx3927_pcicptr->lbstat = TX3927_PCIC_LBIM_ALL;
 478                 /* Enable All Local Bus Interrupts */
 479                 tx3927_pcicptr->lbim = TX3927_PCIC_LBIM_ALL;
 480                 /* Clear All PCI Status Error */
 481                 tx3927_pcicptr->pcistat = TX3927_PCIC_PCISTATIM_ALL;
 482                 /* Enable All PCI Status Error Interrupts */
 483                 tx3927_pcicptr->pcistatim = TX3927_PCIC_PCISTATIM_ALL;
 484
 485                 /* PCIC Int => IRC IRQ10 */
 486                 tx3927_pcicptr->il = TX3927_IR_PCI;
 487 #if 1
 488                 /* Target Control (per errata) */
 489                 tx3927_pcicptr->tc = TX3927_PCIC_TC_OF8E | TX3927_PCIC_TC_IF8E;
 490 #endif
 491
 492                 /* Enable Bus Arbiter */
 493 #if 0
 494                 tx3927_pcicptr->req_trace = 0x73737373;
 495 #endif
 496                 tx3927_pcicptr->pbapmc = TX3927_PCIC_PBAPMC_PBAEN;
 497
 498                 tx3927_pcicptr->pcicmd = PCI_COMMAND_MASTER |
 499                         PCI_COMMAND_MEMORY |
 500 #if 1
 501                         PCI_COMMAND_IO |
 502 #endif
 503                         PCI_COMMAND_PARITY | PCI_COMMAND_SERR;
 504         }
 505 #endif /* CONFIG_PCI */
 506
 507         /* PIO */
 508         /* PIO[15:12] connected to LEDs */
 509         tx3927_pioptr->dir = 0x0000f000;
 510         tx3927_pioptr->maskcpu = 0;
 511         tx3927_pioptr->maskext = 0;
 512         {
 513                 unsigned int conf;
 514
 515         conf = read_c0_conf();
 516                if (!(conf & TX39_CONF_ICE))
 517                        printk("TX3927 I-Cache disabled.\n");
 518                if (!(conf & TX39_CONF_DCE))
 519                        printk("TX3927 D-Cache disabled.\n");
 520                else if (!(conf & TX39_CONF_WBON))
 521                        printk("TX3927 D-Cache WriteThrough.\n");
 522                else if (!(conf & TX39_CONF_CWFON))
 523                        printk("TX3927 D-Cache WriteBack.\n");
 524                else
 525                        printk("TX3927 D-Cache WriteBack (CWF) .\n");
 526         }
 527 }