drivers/ide/pci/piix.c

   1 /*
   2  *  linux/drivers/ide/pci/piix.c        Version 0.42    January 11, 2003
   3  *
   4  *  Copyright (C) 1998-1999 Andrzej Krzysztofowicz, Author and Maintainer
   5  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
   6  *  Copyright (C) 2003 Red Hat Inc <alan@redhat.com>
   7  *
   8  *  May be copied or modified under the terms of the GNU General Public License
   9  *
  10  *  PIO mode setting function for Intel chipsets.
  11  *  For use instead of BIOS settings.
  12  *
  13  * 40-41
  14  * 42-43
  15  *
  16  *                 41
  17  *                 43
  18  *
  19  * | PIO 0       | c0 | 80 | 0 |        piix_tune_drive(drive, 0);
  20  * | PIO 2 | SW2 | d0 | 90 | 4 |        piix_tune_drive(drive, 2);
  21  * | PIO 3 | MW1 | e1 | a1 | 9 |        piix_tune_drive(drive, 3);
  22  * | PIO 4 | MW2 | e3 | a3 | b |        piix_tune_drive(drive, 4);
  23  *
  24  * sitre = word40 & 0x4000; primary
  25  * sitre = word42 & 0x4000; secondary
  26  *
  27  * 44 8421|8421    hdd|hdb
  28  *
  29  * 48 8421         hdd|hdc|hdb|hda udma enabled
  30  *
  31  *    0001         hda
  32  *    0010         hdb
  33  *    0100         hdc
  34  *    1000         hdd
  35  *
  36  * 4a 84|21        hdb|hda
  37  * 4b 84|21        hdd|hdc
  38  *
  39  *    ata-33/82371AB
  40  *    ata-33/82371EB
  41  *    ata-33/82801AB            ata-66/82801AA
  42  *    00|00 udma 0              00|00 reserved
  43  *    01|01 udma 1              01|01 udma 3
  44  *    10|10 udma 2              10|10 udma 4
  45  *    11|11 reserved            11|11 reserved
  46  *
  47  * 54 8421|8421    ata66 drive|ata66 enable
  48  *
  49  * pci_read_config_word(HWIF(drive)->pci_dev, 0x40, &reg40);
  50  * pci_read_config_word(HWIF(drive)->pci_dev, 0x42, &reg42);
  51  * pci_read_config_word(HWIF(drive)->pci_dev, 0x44, &reg44);
  52  * pci_read_config_byte(HWIF(drive)->pci_dev, 0x48, &reg48);
  53  * pci_read_config_word(HWIF(drive)->pci_dev, 0x4a, &reg4a);
  54  * pci_read_config_byte(HWIF(drive)->pci_dev, 0x54, &reg54);
  55  *
  56  * Documentation
  57  *      Publically available from Intel web site. Errata documentation
  58  * is also publically available. As an aide to anyone hacking on this
  59  * driver the list of errata that are relevant is below.going back to
  60  * PIIX4. Older device documentation is now a bit tricky to find.
  61  *
  62  * Errata of note:
  63  *
  64  * Unfixable
  65  *      PIIX4    errata #9      - Only on ultra obscure hw
  66  *      ICH3     errata #13     - Not observed to affect real hw
  67  *                                by Intel
  68  *
  69  * Things we must deal with
  70  *      PIIX4   errata #10      - BM IDE hang with non UDMA
  71  *                                (must stop/start dma to recover)
  72  *      440MX   errata #15      - As PIIX4 errata #10
  73  *      PIIX4   errata #15      - Must not read control registers
  74  *                                during a PIO transfer
  75  *      440MX   errata #13      - As PIIX4 errata #15
  76  *      ICH2    errata #21      - DMA mode 0 doesn't work right
  77  *      ICH0/1  errata #55      - As ICH2 errata #21
  78  *      ICH2    spec c #9       - Extra operations needed to handle
  79  *                                drive hotswap [NOT YET SUPPORTED]
  80  *      ICH2    spec c #20      - IDE PRD must not cross a 64K boundary
  81  *                                and must be dword aligned
  82  *      ICH2    spec c #24      - UDMA mode 4,5 t85/86 should be 6ns not 3.3
  83  *
  84  * Should have been BIOS fixed:
  85  *      450NX:  errata #19      - DMA hangs on old 450NX
  86  *      450NX:  errata #20      - DMA hangs on old 450NX
  87  *      450NX:  errata #25      - Corruption with DMA on old 450NX
  88  *      ICH3    errata #15      - IDE deadlock under high load
  89  *                                (BIOS must set dev 31 fn 0 bit 23)
  90  *      ICH3    errata #18      - Don't use native mode
  91  */
  92
  93 #include <linux/config.h>
  94 #include <linux/types.h>
  95 #include <linux/module.h>
  96 #include <linux/kernel.h>
  97 #include <linux/ioport.h>
  98 #include <linux/pci.h>
  99 #include <linux/hdreg.h>
 100 #include <linux/ide.h>
 101 #include <linux/delay.h>
 102 #include <linux/init.h>
 103
 104 #include <asm/io.h>
 105
 106 #include "ide_modes.h"
 107 #include "piix.h"
 108
 109 #if defined(DISPLAY_PIIX_TIMINGS) && defined(CONFIG_PROC_FS)
 110 #include <linux/stat.h>
 111 #include <linux/proc_fs.h>
 112
 113 static u8 piix_proc = 0;
 114 #define PIIX_MAX_DEVS           5
 115 static struct pci_dev *piix_devs[PIIX_MAX_DEVS];
 116 static int n_piix_devs;
 117 static int no_piix_dma = 0;
 118
 119 /**
 120  *      piix_get_info           -       fill in /proc for PIIX ide
 121  *      @buffer: buffer to fill
 122  *      @addr: address of user start in buffer
 123  *      @offset: offset into 'file'
 124  *      @count: buffer count
 125  *
 126  *      Walks the PIIX devices and outputs summary data on the tuning and
 127  *      anything else that will help with debugging
 128  */
 129
 130 static int piix_get_info (char *buffer, char **addr, off_t offset, int count)
 131 {
 132         char *p = buffer;
 133         int i;
 134
 135         for (i = 0; i < n_piix_devs; i++) {
 136                 struct pci_dev *dev     = piix_devs[i];
 137                 unsigned long bibma = pci_resource_start(dev, 4);
 138                 u16 reg40 = 0, psitre = 0, reg42 = 0, ssitre = 0;
 139                 u8  c0 = 0, c1 = 0, reg54 = 0, reg55 = 0;
 140                 u8  reg44 = 0, reg48 = 0, reg4a = 0, reg4b = 0;
 141
 142                 p += sprintf(p, "\nController: %d\n", i);
 143                 p += sprintf(p, "\n                                Intel ");
 144                 switch(dev->device) {
 145                         case PCI_DEVICE_ID_INTEL_82801EB_1:
 146                                 p += sprintf(p, "PIIX4 SATA 150 ");
 147                                 break;
 148                         case PCI_DEVICE_ID_INTEL_82801BA_8:
 149                         case PCI_DEVICE_ID_INTEL_82801BA_9:
 150                         case PCI_DEVICE_ID_INTEL_82801CA_10:
 151                         case PCI_DEVICE_ID_INTEL_82801CA_11:
 152                         case PCI_DEVICE_ID_INTEL_82801DB_10:
 153                         case PCI_DEVICE_ID_INTEL_82801DB_11:
 154                         case PCI_DEVICE_ID_INTEL_82801EB_11:
 155                         case PCI_DEVICE_ID_INTEL_82801E_11:
 156                         case PCI_DEVICE_ID_INTEL_ESB_2:
 157                         case PCI_DEVICE_ID_INTEL_ICH6_2:
 158                                 p += sprintf(p, "PIIX4 Ultra 100 ");
 159                                 break;
 160                         case PCI_DEVICE_ID_INTEL_82372FB_1:
 161                         case PCI_DEVICE_ID_INTEL_82801AA_1:
 162                                 p += sprintf(p, "PIIX4 Ultra 66 ");
 163                                 break;
 164                         case PCI_DEVICE_ID_INTEL_82451NX:
 165                         case PCI_DEVICE_ID_INTEL_82801AB_1:
 166                         case PCI_DEVICE_ID_INTEL_82443MX_1:
 167                         case PCI_DEVICE_ID_INTEL_82371AB:
 168                                 p += sprintf(p, "PIIX4 Ultra 33 ");
 169                                 break;
 170                         case PCI_DEVICE_ID_INTEL_82371SB_1:
 171                                 p += sprintf(p, "PIIX3 ");
 172                                 break;
 173                         case PCI_DEVICE_ID_INTEL_82371MX:
 174                                 p += sprintf(p, "MPIIX ");
 175                                 break;
 176                         case PCI_DEVICE_ID_INTEL_82371FB_1:
 177                         case PCI_DEVICE_ID_INTEL_82371FB_0:
 178                         default:
 179                                 p += sprintf(p, "PIIX ");
 180                                 break;
 181                 }
 182                 p += sprintf(p, "Chipset.\n");
 183
 184                 if (dev->device == PCI_DEVICE_ID_INTEL_82371MX)
 185                         continue;
 186
 187                 pci_read_config_word(dev, 0x40, &reg40);
 188                 pci_read_config_word(dev, 0x42, &reg42);
 189                 pci_read_config_byte(dev, 0x44, &reg44);
 190                 pci_read_config_byte(dev, 0x48, &reg48);
 191                 pci_read_config_byte(dev, 0x4a, &reg4a);
 192                 pci_read_config_byte(dev, 0x4b, &reg4b);
 193                 pci_read_config_byte(dev, 0x54, &reg54);
 194                 pci_read_config_byte(dev, 0x55, &reg55);
 195
 196                 psitre = (reg40 & 0x4000) ? 1 : 0;
 197                 ssitre = (reg42 & 0x4000) ? 1 : 0;
 198
 199                 /*
 200                  * at that point bibma+0x2 et bibma+0xa are byte registers
 201                  * to investigate:
 202                  */
 203                 c0 = inb(bibma + 0x02);
 204                 c1 = inb(bibma + 0x0a);
 205
 206                 p += sprintf(p, "--------------- Primary Channel "
 207                                 "---------------- Secondary Channel "
 208                                 "-------------\n");
 209                 p += sprintf(p, "                %sabled "
 210                                 "                        %sabled\n",
 211                                 (c0&0x80) ? "dis" : " en",
 212                                 (c1&0x80) ? "dis" : " en");
 213                 p += sprintf(p, "--------------- drive0 --------- drive1 "
 214                                 "-------- drive0 ---------- drive1 ------\n");
 215                 p += sprintf(p, "DMA enabled:    %s              %s "
 216                                 "            %s               %s\n",
 217                                 (c0&0x20) ? "yes" : "no ",
 218                                 (c0&0x40) ? "yes" : "no ",
 219                                 (c1&0x20) ? "yes" : "no ",
 220                                 (c1&0x40) ? "yes" : "no " );
 221                 p += sprintf(p, "UDMA enabled:   %s              %s "
 222                                 "            %s               %s\n",
 223                                 (reg48&0x01) ? "yes" : "no ",
 224                                 (reg48&0x02) ? "yes" : "no ",
 225                                 (reg48&0x04) ? "yes" : "no ",
 226                                 (reg48&0x08) ? "yes" : "no " );
 227                 p += sprintf(p, "UDMA enabled:   %s                %s "
 228                                 "              %s                 %s\n",
 229                                 ((reg54&0x11) &&
 230                                  (reg55&0x10) && (reg4a&0x01)) ? "5" :
 231                                 ((reg54&0x11) && (reg4a&0x02)) ? "4" :
 232                                 ((reg54&0x11) && (reg4a&0x01)) ? "3" :
 233                                 (reg4a&0x02) ? "2" :
 234                                 (reg4a&0x01) ? "1" :
 235                                 (reg4a&0x00) ? "0" : "X",
 236                                 ((reg54&0x22) &&
 237                                  (reg55&0x20) && (reg4a&0x10)) ? "5" :
 238                                 ((reg54&0x22) && (reg4a&0x20)) ? "4" :
 239                                 ((reg54&0x22) && (reg4a&0x10)) ? "3" :
 240                                 (reg4a&0x20) ? "2" :
 241                                 (reg4a&0x10) ? "1" :
 242                                 (reg4a&0x00) ? "0" : "X",
 243                                 ((reg54&0x44) &&
 244                                  (reg55&0x40) && (reg4b&0x03)) ? "5" :
 245                                 ((reg54&0x44) && (reg4b&0x02)) ? "4" :
 246                                 ((reg54&0x44) && (reg4b&0x01)) ? "3" :
 247                                 (reg4b&0x02) ? "2" :
 248                                 (reg4b&0x01) ? "1" :
 249                                 (reg4b&0x00) ? "0" : "X",
 250                                 ((reg54&0x88) &&
 251                                  (reg55&0x80) && (reg4b&0x30)) ? "5" :
 252                                 ((reg54&0x88) && (reg4b&0x20)) ? "4" :
 253                                 ((reg54&0x88) && (reg4b&0x10)) ? "3" :
 254                                 (reg4b&0x20) ? "2" :
 255                                 (reg4b&0x10) ? "1" :
 256                                 (reg4b&0x00) ? "0" : "X");
 257
 258                 p += sprintf(p, "UDMA\n");
 259                 p += sprintf(p, "DMA\n");
 260                 p += sprintf(p, "PIO\n");
 261
 262                 /*
 263                  * FIXME.... Add configuration junk data....blah blah......
 264                  */
 265         }
 266         return p-buffer;         /* => must be less than 4k! */
 267 }
 268 #endif  /* defined(DISPLAY_PIIX_TIMINGS) && defined(CONFIG_PROC_FS) */
 269
 270 /**
 271  *      piix_ratemask           -       compute rate mask for PIIX IDE
 272  *      @drive: IDE drive to compute for
 273  *
 274  *      Returns the available modes for the PIIX IDE controller.
 275  */
 276
 277 static u8 piix_ratemask (ide_drive_t *drive)
 278 {
 279         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 280         u8 mode;
 281
 282         switch(dev->device) {
 283                 case PCI_DEVICE_ID_INTEL_82801EB_1:
 284                         mode = 3;
 285                         break;
 286                 /* UDMA 100 capable */
 287                 case PCI_DEVICE_ID_INTEL_82801BA_8:
 288                 case PCI_DEVICE_ID_INTEL_82801BA_9:
 289                 case PCI_DEVICE_ID_INTEL_82801CA_10:
 290                 case PCI_DEVICE_ID_INTEL_82801CA_11:
 291                 case PCI_DEVICE_ID_INTEL_82801E_11:
 292                 case PCI_DEVICE_ID_INTEL_82801DB_10:
 293                 case PCI_DEVICE_ID_INTEL_82801DB_11:
 294                 case PCI_DEVICE_ID_INTEL_82801EB_11:
 295                 case PCI_DEVICE_ID_INTEL_ESB_2:
 296                 case PCI_DEVICE_ID_INTEL_ICH6_2:
 297                         mode = 3;
 298                         break;
 299                 /* UDMA 66 capable */
 300                 case PCI_DEVICE_ID_INTEL_82801AA_1:
 301                 case PCI_DEVICE_ID_INTEL_82372FB_1:
 302                         mode = 2;
 303                         break;
 304                 /* UDMA 33 capable */
 305                 case PCI_DEVICE_ID_INTEL_82371AB:
 306                 case PCI_DEVICE_ID_INTEL_82443MX_1:
 307                 case PCI_DEVICE_ID_INTEL_82451NX:
 308                 case PCI_DEVICE_ID_INTEL_82801AB_1:
 309                         return 1;
 310                 /* Non UDMA capable (MWDMA2) */
 311                 case PCI_DEVICE_ID_INTEL_82371SB_1:
 312                 case PCI_DEVICE_ID_INTEL_82371FB_1:
 313                 case PCI_DEVICE_ID_INTEL_82371FB_0:
 314                 case PCI_DEVICE_ID_INTEL_82371MX:
 315                 default:
 316                         return 0;
 317         }
 318
 319         /*
 320          *      If we are UDMA66 capable fall back to UDMA33
 321          *      if the drive cannot see an 80pin cable.
 322          */
 323         if (!eighty_ninty_three(drive))
 324                 mode = min(mode, (u8)1);
 325         return mode;
 326 }
 327
 328 /**
 329  *      piix_dma_2_pio          -       return the PIO mode matching DMA
 330  *      @xfer_rate: transfer speed
 331  *
 332  *      Returns the nearest equivalent PIO timing for the PIO or DMA
 333  *      mode requested by the controller.
 334  */
 335
 336 static u8 piix_dma_2_pio (u8 xfer_rate) {
 337         switch(xfer_rate) {
 338                 case XFER_UDMA_6:
 339                 case XFER_UDMA_5:
 340                 case XFER_UDMA_4:
 341                 case XFER_UDMA_3:
 342                 case XFER_UDMA_2:
 343                 case XFER_UDMA_1:
 344                 case XFER_UDMA_0:
 345                 case XFER_MW_DMA_2:
 346                 case XFER_PIO_4:
 347                         return 4;
 348                 case XFER_MW_DMA_1:
 349                 case XFER_PIO_3:
 350                         return 3;
 351                 case XFER_SW_DMA_2:
 352                 case XFER_PIO_2:
 353                         return 2;
 354                 case XFER_MW_DMA_0:
 355                 case XFER_SW_DMA_1:
 356                 case XFER_SW_DMA_0:
 357                 case XFER_PIO_1:
 358                 case XFER_PIO_0:
 359                 case XFER_PIO_SLOW:
 360                 default:
 361                         return 0;
 362         }
 363 }
 364
 365 /**
 366  *      piix_tune_drive         -       tune a drive attached to a PIIX
 367  *      @drive: drive to tune
 368  *      @pio: desired PIO mode
 369  *
 370  *      Set the interface PIO mode based upon  the settings done by AMI BIOS
 371  *      (might be useful if drive is not registered in CMOS for any reason).
 372  */
 373 static void piix_tune_drive (ide_drive_t *drive, u8 pio)
 374 {
 375         ide_hwif_t *hwif        = HWIF(drive);
 376         struct pci_dev *dev     = hwif->pci_dev;
 377         int is_slave            = (&hwif->drives[1] == drive);
 378         int master_port         = hwif->channel ? 0x42 : 0x40;
 379         int slave_port          = 0x44;
 380         unsigned long flags;
 381         u16 master_data;
 382         u8 slave_data;
 383                                  /* ISP  RTC */
 384         u8 timings[][2] = { { 0, 0 },
 385                             { 0, 0 },
 386                             { 1, 0 },
 387                             { 2, 1 },
 388                             { 2, 3 }, };
 389
 390         pio = ide_get_best_pio_mode(drive, pio, 5, NULL);
 391         spin_lock_irqsave(&ide_lock, flags);
 392         pci_read_config_word(dev, master_port, &master_data);
 393         if (is_slave) {
 394                 master_data = master_data | 0x4000;
 395                 if (pio > 1)
 396                         /* enable PPE, IE and TIME */
 397                         master_data = master_data | 0x0070;
 398                 pci_read_config_byte(dev, slave_port, &slave_data);
 399                 slave_data = slave_data & (hwif->channel ? 0x0f : 0xf0);
 400                 slave_data = slave_data | (((timings[pio][0] << 2) | timings[pio][1]) << (hwif->channel ? 4 : 0));
 401         } else {
 402                 master_data = master_data & 0xccf8;
 403                 if (pio > 1)
 404                         /* enable PPE, IE and TIME */
 405                         master_data = master_data | 0x0007;
 406                 master_data = master_data | (timings[pio][0] << 12) | (timings[pio][1] << 8);
 407         }
 408         pci_write_config_word(dev, master_port, master_data);
 409         if (is_slave)
 410                 pci_write_config_byte(dev, slave_port, slave_data);
 411         spin_unlock_irqrestore(&ide_lock, flags);
 412 }
 413
 414 /**
 415  *      piix_tune_chipset       -       tune a PIIX interface
 416  *      @drive: IDE drive to tune
 417  *      @xferspeed: speed to configure
 418  *
 419  *      Set a PIIX interface channel to the desired speeds. This involves
 420  *      requires the right timing data into the PIIX configuration space
 421  *      then setting the drive parameters appropriately
 422  */
 423
 424 static int piix_tune_chipset (ide_drive_t *drive, u8 xferspeed)
 425 {
 426         ide_hwif_t *hwif        = HWIF(drive);
 427         struct pci_dev *dev     = hwif->pci_dev;
 428         u8 maslave              = hwif->channel ? 0x42 : 0x40;
 429         u8 speed                = ide_rate_filter(piix_ratemask(drive), xferspeed);
 430         int a_speed             = 3 << (drive->dn * 4);
 431         int u_flag              = 1 << drive->dn;
 432         int v_flag              = 0x01 << drive->dn;
 433         int w_flag              = 0x10 << drive->dn;
 434         int u_speed             = 0;
 435         int                     sitre;
 436         u16                     reg4042, reg4a;
 437         u8                      reg48, reg54, reg55;
 438
 439         pci_read_config_word(dev, maslave, &reg4042);
 440         sitre = (reg4042 & 0x4000) ? 1 : 0;
 441         pci_read_config_byte(dev, 0x48, &reg48);
 442         pci_read_config_word(dev, 0x4a, &reg4a);
 443         pci_read_config_byte(dev, 0x54, &reg54);
 444         pci_read_config_byte(dev, 0x55, &reg55);
 445
 446         switch(speed) {
 447                 case XFER_UDMA_4:
 448                 case XFER_UDMA_2:       u_speed = 2 << (drive->dn * 4); break;
 449                 case XFER_UDMA_5:
 450                 case XFER_UDMA_3:
 451                 case XFER_UDMA_1:       u_speed = 1 << (drive->dn * 4); break;
 452                 case XFER_UDMA_0:       u_speed = 0 << (drive->dn * 4); break;
 453                 case XFER_MW_DMA_2:
 454                 case XFER_MW_DMA_1:
 455                 case XFER_SW_DMA_2:     break;
 456                 case XFER_PIO_4:
 457                 case XFER_PIO_3:
 458                 case XFER_PIO_2:
 459                 case XFER_PIO_0:        break;
 460                 default:                return -1;
 461         }
 462
 463         if (speed >= XFER_UDMA_0) {
 464                 if (!(reg48 & u_flag))
 465                         pci_write_config_byte(dev, 0x48, reg48 | u_flag);
 466                 if (speed == XFER_UDMA_5) {
 467                         pci_write_config_byte(dev, 0x55, (u8) reg55|w_flag);
 468                 } else {
 469                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 470                 }
 471                 if ((reg4a & a_speed) != u_speed)
 472                         pci_write_config_word(dev, 0x4a, (reg4a & ~a_speed) | u_speed);
 473                 if (speed > XFER_UDMA_2) {
 474                         if (!(reg54 & v_flag))
 475                                 pci_write_config_byte(dev, 0x54, reg54 | v_flag);
 476                 } else
 477                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 478         } else {
 479                 if (reg48 & u_flag)
 480                         pci_write_config_byte(dev, 0x48, reg48 & ~u_flag);
 481                 if (reg4a & a_speed)
 482                         pci_write_config_word(dev, 0x4a, reg4a & ~a_speed);
 483                 if (reg54 & v_flag)
 484                         pci_write_config_byte(dev, 0x54, reg54 & ~v_flag);
 485                 if (reg55 & w_flag)
 486                         pci_write_config_byte(dev, 0x55, (u8) reg55 & ~w_flag);
 487         }
 488
 489         piix_tune_drive(drive, piix_dma_2_pio(speed));
 490         return (ide_config_drive_speed(drive, speed));
 491 }
 492
 493 /**
 494  *      piix_faulty_dma0                -       check for DMA0 errata
 495  *      @hwif: IDE interface to check
 496  *
 497  *      If an ICH/ICH0/ICH2 interface is is operating in multi-word
 498  *      DMA mode with 600nS cycle time the IDE PIO prefetch buffer will
 499  *      inadvertently provide an extra piece of secondary data to the primary
 500  *      device resulting in data corruption.
 501  *
 502  *      With such a device this test function returns true. This allows
 503  *      our tuning code to follow Intel recommendations and use PIO on
 504  *      such devices.
 505  */
 506
 507 static int piix_faulty_dma0(ide_hwif_t *hwif)
 508 {
 509         switch(hwif->pci_dev->device)
 510         {
 511                 case PCI_DEVICE_ID_INTEL_82801AA_1:     /* ICH */
 512                 case PCI_DEVICE_ID_INTEL_82801AB_1:     /* ICH0 */
 513                 case PCI_DEVICE_ID_INTEL_82801BA_8:     /* ICH2 */
 514                 case PCI_DEVICE_ID_INTEL_82801BA_9:     /* ICH2 */
 515                         return 1;
 516         }
 517         return 0;
 518 }
 519
 520 /**
 521  *      piix_config_drive_for_dma       -       configure drive for DMA
 522  *      @drive: IDE drive to configure
 523  *
 524  *      Set up a PIIX interface channel for the best available speed.
 525  *      We prefer UDMA if it is available and then MWDMA. If DMA is
 526  *      not available we switch to PIO and return 0.
 527  */
 528
 529 static int piix_config_drive_for_dma (ide_drive_t *drive)
 530 {
 531         u8 speed = ide_dma_speed(drive, piix_ratemask(drive));
 532
 533         /* Some ICH devices cannot support DMA mode 0 */
 534         if(speed == XFER_MW_DMA_0 && piix_faulty_dma0(HWIF(drive)))
 535                 speed = 0;
 536
 537         /* If no DMA speed was available or the chipset has DMA bugs
 538            then disable DMA and use PIO */
 539
 540         if (!speed || no_piix_dma) {
 541                 u8 tspeed = ide_get_best_pio_mode(drive, 255, 5, NULL);
 542                 speed = piix_dma_2_pio(XFER_PIO_0 + tspeed);
 543         }
 544
 545         (void) piix_tune_chipset(drive, speed);
 546         return ide_dma_enable(drive);
 547 }
 548
 549 /**
 550  *      piix_config_drive_xfer_rate     -       set up an IDE device
 551  *      @drive: IDE drive to configure
 552  *
 553  *      Set up the PIIX interface for the best available speed on this
 554  *      interface, preferring DMA to PIO.
 555  */
 556
 557 static int piix_config_drive_xfer_rate (ide_drive_t *drive)
 558 {
 559         ide_hwif_t *hwif        = HWIF(drive);
 560         struct hd_driveid *id   = drive->id;
 561
 562         drive->init_speed = 0;
 563
 564         if ((id->capability & 1) && (drive->autodma)) {
 565
 566                 /* Consult the list of known "bad" drives. */
 567                 if (hwif->ide_dma_bad_drive(drive)) {
 568                         goto fast_ata_pio;
 569                 }
 570
 571                 /**
 572                  * Try to turn DMA on if:
 573                  *  - UDMA or EIDE modes are supported or
 574                  *  - drive is a known "good" drive
 575                  *
 576                  * Checks for best mode supported are down later by
 577                  * piix_config_drive_for_dma() -> ide_dma_speed()
 578                  */
 579                 if ((id->field_valid & (4 | 2)) ||
 580                    (hwif->ide_dma_good_drive(drive) && (id->eide_dma_time < 150))) {
 581                         if (piix_config_drive_for_dma(drive)) {
 582                                 return hwif->ide_dma_on(drive);
 583                         }
 584                 }
 585
 586                 /* For some reason DMA wasn't turned on, so try PIO. */
 587                 goto fast_ata_pio;
 588
 589         } else if ((id->capability & 8) || (id->field_valid & 2)) {
 590
 591                 /* Find best PIO mode. */
 592 fast_ata_pio:
 593                 hwif->tuneproc(drive, 255);
 594                 return hwif->ide_dma_off_quietly(drive);
 595
 596         }
 597
 598         /* IORDY not supported */
 599         return 0;
 600 }
 601
 602 /**
 603  *      ich3_busproc            -       bus isolation ioctl
 604  *      @drive: drive to isolate/restore
 605  *      @state: bus state to set
 606  *
 607  *      Used by the ICH3 to handle bus isolation. We have to do
 608  *      a little bit of fixing to keep the hardware happy.
 609  */
 610
 611 static int ich3_busproc (ide_drive_t * drive, int state)
 612 {
 613         ide_hwif_t *hwif        = HWIF(drive);
 614         u32 sig_mode;
 615         int shift;
 616         int bits;
 617
 618         if(hwif->channel == 0)
 619                 shift = 17;
 620         else
 621                 shift = 19;
 622
 623         switch (state) {
 624                 case BUSSTATE_ON:
 625                         bits = 0x00;
 626                         hwif->drives[0].failures = 0;
 627                         hwif->drives[1].failures = 0;
 628                         break;
 629                 case BUSSTATE_OFF:
 630                         bits = 0x01;
 631                         break;
 632                 case BUSSTATE_TRISTATE:
 633                         bits = 0x10;
 634                         break;
 635                 default:
 636                         return -EINVAL;
 637         }
 638
 639         if(bits)
 640         {
 641                 int port = hwif->channel == 0 ? 0x40 : 0x42;
 642                 u16 reg;
 643                 hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
 644                 hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
 645                 /* Turn off IORDY checking to avoid hangs */
 646                 pci_read_config_word(hwif->pci_dev, port, &reg);
 647                 reg&=~(1<<5)|(1<<1);
 648                 pci_write_config_word(hwif->pci_dev, port, reg);
 649         }
 650         /* Todo: Check locking */
 651         pci_read_config_dword(hwif->pci_dev, 0x54, &sig_mode);
 652         sig_mode&=~(3<<shift);
 653         sig_mode|=(bits<<shift);
 654         pci_write_config_dword(hwif->pci_dev, 0x54, sig_mode);
 655
 656         hwif->bus_state = state;
 657         return 0;
 658 }
 659
 660
 661 /**
 662  *      init_chipset_piix       -       set up the PIIX chipset
 663  *      @dev: PCI device to set up
 664  *      @name: Name of the device
 665  *
 666  *      Initialize the PCI device as required. For the PIIX this turns
 667  *      out to be nice and simple
 668  */
 669
 670 static unsigned int __devinit init_chipset_piix (struct pci_dev *dev, const char *name)
 671 {
 672         switch(dev->device) {
 673                 case PCI_DEVICE_ID_INTEL_82801EB_1:
 674                 case PCI_DEVICE_ID_INTEL_82801AA_1:
 675                 case PCI_DEVICE_ID_INTEL_82801AB_1:
 676                 case PCI_DEVICE_ID_INTEL_82801BA_8:
 677                 case PCI_DEVICE_ID_INTEL_82801BA_9:
 678                 case PCI_DEVICE_ID_INTEL_82801CA_10:
 679                 case PCI_DEVICE_ID_INTEL_82801CA_11:
 680                 case PCI_DEVICE_ID_INTEL_82801DB_10:
 681                 case PCI_DEVICE_ID_INTEL_82801DB_11:
 682                 case PCI_DEVICE_ID_INTEL_82801EB_11:
 683                 case PCI_DEVICE_ID_INTEL_82801E_11:
 684                 case PCI_DEVICE_ID_INTEL_ESB_2:
 685                 case PCI_DEVICE_ID_INTEL_ICH6_2:
 686                 {
 687                         unsigned int extra = 0;
 688                         pci_read_config_dword(dev, 0x54, &extra);
 689                         pci_write_config_dword(dev, 0x54, extra|0x400);
 690                 }
 691                 default:
 692                         break;
 693         }
 694
 695 #if defined(DISPLAY_PIIX_TIMINGS) && defined(CONFIG_PROC_FS)
 696         piix_devs[n_piix_devs++] = dev;
 697
 698         if (!piix_proc) {
 699                 piix_proc = 1;
 700                 ide_pci_register_host_proc(&piix_procs[0]);
 701         }
 702 #endif /* DISPLAY_PIIX_TIMINGS && CONFIG_PROC_FS */
 703         return 0;
 704 }
 705
 706 /**
 707  *      init_hwif_piix          -       fill in the hwif for the PIIX
 708  *      @hwif: IDE interface
 709  *
 710  *      Set up the ide_hwif_t for the PIIX interface according to the
 711  *      capabilities of the hardware.
 712  */
 713
 714 static void __init init_hwif_piix (ide_hwif_t *hwif)
 715 {
 716         u8 reg54h = 0, reg55h = 0, ata66 = 0;
 717         u8 mask = hwif->channel ? 0xc0 : 0x30;
 718
 719 #ifndef CONFIG_IA64
 720         if (!hwif->irq)
 721                 hwif->irq = hwif->channel ? 15 : 14;
 722 #endif /* CONFIG_IA64 */
 723
 724         if (hwif->pci_dev->device == PCI_DEVICE_ID_INTEL_82371MX) {
 725                 /* This is a painful system best to let it self tune for now */
 726                 return;
 727         }
 728
 729         hwif->autodma = 0;
 730         hwif->tuneproc = &piix_tune_drive;
 731         hwif->speedproc = &piix_tune_chipset;
 732         hwif->drives[0].autotune = 1;
 733         hwif->drives[1].autotune = 1;
 734
 735         if (!hwif->dma_base)
 736                 return;
 737
 738         hwif->atapi_dma = 1;
 739         hwif->ultra_mask = 0x3f;
 740         hwif->mwdma_mask = 0x06;
 741         hwif->swdma_mask = 0x04;
 742
 743         switch(hwif->pci_dev->device) {
 744                 case PCI_DEVICE_ID_INTEL_82371MX:
 745                         hwif->mwdma_mask = 0x80;
 746                         hwif->swdma_mask = 0x80;
 747                 case PCI_DEVICE_ID_INTEL_82371FB_0:
 748                 case PCI_DEVICE_ID_INTEL_82371FB_1:
 749                 case PCI_DEVICE_ID_INTEL_82371SB_1:
 750                         hwif->ultra_mask = 0x80;
 751                         break;
 752                 case PCI_DEVICE_ID_INTEL_82371AB:
 753                 case PCI_DEVICE_ID_INTEL_82443MX_1:
 754                 case PCI_DEVICE_ID_INTEL_82451NX:
 755                 case PCI_DEVICE_ID_INTEL_82801AB_1:
 756                         hwif->ultra_mask = 0x07;
 757                         break;
 758                 case PCI_DEVICE_ID_INTEL_82801CA_10:
 759                 case PCI_DEVICE_ID_INTEL_82801CA_11:
 760                         hwif->busproc = ich3_busproc;
 761                         /* fall through */
 762                 default:
 763                         pci_read_config_byte(hwif->pci_dev, 0x54, &reg54h);
 764                         pci_read_config_byte(hwif->pci_dev, 0x55, &reg55h);
 765                         ata66 = (reg54h & mask) ? 1 : 0;
 766                         break;
 767         }
 768
 769         if (!(hwif->udma_four))
 770                 hwif->udma_four = ata66;
 771         hwif->ide_dma_check = &piix_config_drive_xfer_rate;
 772         if (!noautodma)
 773                 hwif->autodma = 1;
 774
 775         hwif->drives[1].autodma = hwif->autodma;
 776         hwif->drives[0].autodma = hwif->autodma;
 777 }
 778
 779 /**
 780  *      init_dma_piix           -       set up the PIIX DMA
 781  *      @hwif: IDE interface
 782  *      @dmabase: DMA PCI base
 783  *
 784  *      Set up the DMA on the PIIX controller, providing a DMA base is
 785  *      available. The PIIX follows the normal specs so we do nothing
 786  *      magical here.
 787  */
 788
 789 static void __init init_dma_piix (ide_hwif_t *hwif, unsigned long dmabase)
 790 {
 791         ide_setup_dma(hwif, dmabase, 8);
 792 }
 793
 794 extern void ide_setup_pci_device(struct pci_dev *, ide_pci_device_t *);
 795
 796 /**
 797  *      init_setup_piix         -       callback for IDE initialize
 798  *      @dev: PIIX PCI device
 799  *      @d: IDE pci info
 800  *
 801  *      Enable the xp fixup for the PIIX controller and then perform
 802  *      a standard ide PCI setup
 803  */
 804
 805 static void __init init_setup_piix (struct pci_dev *dev, ide_pci_device_t *d)
 806 {
 807         ide_setup_pci_device(dev, d);
 808 }
 809
 810 /**
 811  *      piix_init_one   -       called when a PIIX is found
 812  *      @dev: the piix device
 813  *      @id: the matching pci id
 814  *
 815  *      Called when the PCI registration layer (or the IDE initialization)
 816  *      finds a device matching our IDE device tables.
 817  */
 818
 819 static int __devinit piix_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 820 {
 821         ide_pci_device_t *d = &piix_pci_info[id->driver_data];
 822
 823         if (dev->device != d->device)
 824                 BUG();
 825         d->init_setup(dev, d);
 826         MOD_INC_USE_COUNT;
 827         return 0;
 828 }
 829
 830 /**
 831  *      piix_check_450nx        -       Check for problem 450NX setup
 832  *
 833  *      Check for the present of 450NX errata #19 and errata #25. If
 834  *      they are found, disable use of DMA IDE
 835  */
 836
 837 static void __init piix_check_450nx(void)
 838 {
 839         struct pci_dev *pdev = NULL;
 840         u16 cfg;
 841         u8 rev;
 842         while((pdev=pci_find_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82454NX, pdev))!=NULL)
 843         {
 844                 /* Look for 450NX PXB. Check for problem configurations
 845                    A PCI quirk checks bit 6 already */
 846                 pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 847                 pci_read_config_word(pdev, 0x41, &cfg);
 848                 /* Only on the original revision: IDE DMA can hang */
 849                 if(rev == 0x00)
 850                         no_piix_dma = 1;
 851                 /* On all revisions PXB bus lock must be disabled for IDE */
 852                 else if(cfg & (1<<14))
 853                         no_piix_dma = 2;
 854         }
 855         if(no_piix_dma)
 856                 printk(KERN_WARNING "piix: 450NX errata present, disabling IDE DMA.\n");
 857         if(no_piix_dma == 2)
 858                 printk(KERN_WARNING "piix: A BIOS update may resolve this.\n");
 859 }
 860
 861 static struct pci_device_id piix_pci_tbl[] __devinitdata = {
 862         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371FB_0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 863         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371FB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1},
 864         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371MX,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 2},
 865         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371SB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 3},
 866         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 4},
 867         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801AB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 5},
 868         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82443MX_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 6},
 869         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801AA_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 7},
 870         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82372FB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 8},
 871         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82451NX,   PCI_ANY_ID, PCI_ANY_ID, 0, 0, 9},
 872         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801BA_9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 10},
 873         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801BA_8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 11},
 874         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_10,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 12},
 875         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 13},
 876         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801DB_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 14},
 877         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801EB_11,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 15},
 878         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801E_11, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 16},
 879         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801DB_10,PCI_ANY_ID, PCI_ANY_ID, 0, 0, 17},
 880 #ifdef CONFIG_BLK_DEV_IDE_SATA
 881         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801EB_1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 18},
 882 #endif
 883         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ESB_2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 19},
 884         { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ICH6_2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 20},
 885         { 0, },
 886 };
 887
 888 static struct pci_driver driver = {
 889         .name           = "PIIX IDE",
 890         .id_table       = piix_pci_tbl,
 891         .probe          = piix_init_one,
 892 };
 893
 894 static int piix_ide_init(void)
 895 {
 896         piix_check_450nx();
 897         return ide_pci_register_driver(&driver);
 898 }
 899
 900 static void piix_ide_exit(void)
 901 {
 902         ide_pci_unregister_driver(&driver);
 903 }
 904
 905 module_init(piix_ide_init);
 906 module_exit(piix_ide_exit);
 907
 908 MODULE_AUTHOR("Andre Hedrick, Andrzej Krzysztofowicz");
 909 MODULE_DESCRIPTION("PCI driver module for Intel PIIX IDE");
 910 MODULE_LICENSE("GPL");
 911
 912 EXPORT_NO_SYMBOLS;