include/asm-x86_64/smp.h

   1 #ifndef __ASM_SMP_H
   2 #define __ASM_SMP_H
   3
   4 /*
   5  * We need the APIC definitions automatically as part of 'smp.h'
   6  */
   7 #ifndef __ASSEMBLY__
   8 #include <linux/config.h>
   9 #include <linux/threads.h>
  10 #include <linux/ptrace.h>
  11 #endif
  12
  13 #ifdef CONFIG_X86_LOCAL_APIC
  14 #ifndef __ASSEMBLY__
  15 #include <asm/fixmap.h>
  16 #include <asm/bitops.h>
  17 #include <asm/mpspec.h>
  18 #ifdef CONFIG_X86_IO_APIC
  19 #include <asm/io_apic.h>
  20 #endif
  21 #include <asm/apic.h>
  22 #endif
  23 #endif
  24
  25 #ifdef CONFIG_SMP
  26 #ifndef ASSEMBLY
  27
  28 #include <asm/pda.h>
  29
  30 /*
  31  * Private routines/data
  32  */
  33
  34 extern void smp_alloc_memory(void);
  35 extern unsigned long phys_cpu_present_map;
  36 extern unsigned long cpu_online_map;
  37 extern volatile unsigned long smp_invalidate_needed;
  38 extern int pic_mode;
  39 extern int smp_num_siblings;
  40 extern int cpu_sibling_map[];
  41
  42 extern void smp_flush_tlb(void);
  43 extern void smp_message_irq(int cpl, void *dev_id, struct pt_regs *regs);
  44 extern void smp_send_reschedule(int cpu);
  45 extern void smp_invalidate_rcv(void);           /* Process an NMI */
  46 extern void (*mtrr_hook) (void);
  47 extern void zap_low_mappings (void);
  48 extern void smp_stop_cpu(void);
  49
  50 /*
  51  * On x86 all CPUs are mapped 1:1 to the APIC space.
  52  * This simplifies scheduling and IPI sending and
  53  * compresses data structures.
  54  */
  55 extern inline int cpu_logical_map(int cpu)
  56 {
  57         return cpu;
  58 }
  59 extern inline int cpu_number_map(int cpu)
  60 {
  61         return cpu;
  62 }
  63
  64 /*
  65  * Some lowlevel functions might want to know about
  66  * the real APIC ID <-> CPU # mapping.
  67  */
  68 extern volatile int x86_apicid_to_cpu[NR_CPUS];
  69 extern volatile int x86_cpu_to_apicid[NR_CPUS];
  70
  71 /*
  72  * General functions that each host system must provide.
  73  */
  74
  75 extern void smp_boot_cpus(void);
  76 extern void smp_store_cpu_info(int id);         /* Store per CPU info (like the initial udelay numbers */
  77
  78 /*
  79  * This function is needed by all SMP systems. It must _always_ be valid
  80  * from the initial startup. We map APIC_BASE very early in page_setup(),
  81  * so this is correct in the x86 case.
  82  */
  83
  84 #define smp_processor_id() read_pda(cpunumber)
  85
  86 #define stack_smp_processor_id() (stack_current()->processor)
  87
  88
  89 extern __inline int hard_smp_processor_id(void)
  90 {
  91         /* we don't want to mark this access volatile - bad code generation */
  92         return GET_APIC_ID(*(unsigned *)(APIC_BASE+APIC_ID));
  93 }
  94
  95 extern int apic_disabled;
  96 #define safe_smp_processor_id() (apic_disabled ? 0 : x86_apicid_to_cpu[hard_smp_processor_id()])
  97
  98 #endif /* !ASSEMBLY */
  99
 100 #define NO_PROC_ID              0xFF            /* No processor magic marker */
 101
 102 /*
 103  *      This magic constant controls our willingness to transfer
 104  *      a process across CPUs. Such a transfer incurs misses on the L1
 105  *      cache, and on a P6 or P5 with multiple L2 caches L2 hits. My
 106  *      gut feeling is this will vary by board in value. For a board
 107  *      with separate L2 cache it probably depends also on the RSS, and
 108  *      for a board with shared L2 cache it ought to decay fast as other
 109  *      processes are run.
 110  */
 111
 112 #define PROC_CHANGE_PENALTY     15              /* Schedule penalty */
 113
 114
 115
 116 #endif
 117 #define INT_DELIVERY_MODE 1     /* logical delivery */
 118 #define TARGET_CPUS 1
 119
 120 #ifndef CONFIG_SMP
 121 #define stack_smp_processor_id() 0
 122 #define safe_smp_processor_id() 0
 123 #endif
 124 #endif