cpu/mpc83xx/cpu_init.c

   1 /*
   2  * Copyright 2004 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  *
  22  * Change log:
  23  *
  24  * 20050101: Eran Liberty (liberty@freescale.com)
  25  *           Initial file creating (porting from 85XX & 8260)
  26  */
  27
  28 #include <common.h>
  29 #include <mpc83xx.h>
  30 #include <ioports.h>
  31
  32 /*
  33  * Breathe some life into the CPU...
  34  *
  35  * Set up the memory map,
  36  * initialize a bunch of registers,
  37  * initialize the UPM's
  38  */
  39 void cpu_init_f (volatile immap_t * im)
  40 {
  41         DECLARE_GLOBAL_DATA_PTR;
  42
  43         /* Pointer is writable since we allocated a register for it */
  44         gd = (gd_t *) (CFG_INIT_RAM_ADDR + CFG_GBL_DATA_OFFSET);
  45
  46         /* Clear initial global data */
  47         memset ((void *) gd, 0, sizeof (gd_t));
  48
  49         /* RSR - Reset Status Register - clear all status (4.6.1.3) */
  50         gd->reset_status = im->reset.rsr;
  51         im->reset.rsr = ~(RSR_RES);
  52
  53         /*
  54          * RMR - Reset Mode Register
  55          * contains checkstop reset enable (4.6.1.4)
  56          */
  57         im->reset.rmr = (RMR_CSRE & (1<<RMR_CSRE_SHIFT));
  58
  59         /* LCRR - Clock Ratio Register (10.3.1.16) */
  60         im->lbus.lcrr = CFG_LCRR;
  61
  62         /* Enable Time Base & Decrimenter ( so we will have udelay() )*/
  63         im->sysconf.spcr |= SPCR_TBEN;
  64
  65         /* System General Purpose Register */
  66         im->sysconf.sicrh = SICRH_TSOBI1;
  67         im->sysconf.sicrl = SICRL_LDP_A;
  68
  69         /*
  70          * Memory Controller:
  71          */
  72
  73         /* Map banks 0 and 1 to the FLASH banks 0 and 1 at preliminary
  74          * addresses - these have to be modified later when FLASH size
  75          * has been determined
  76          */
  77
  78 #if defined(CFG_BR0_PRELIM)  \
  79         && defined(CFG_OR0_PRELIM) \
  80         && defined(CFG_LBLAWBAR0_PRELIM) \
  81         && defined(CFG_LBLAWAR0_PRELIM)
  82         im->lbus.bank[0].br = CFG_BR0_PRELIM;
  83         im->lbus.bank[0].or = CFG_OR0_PRELIM;
  84         im->sysconf.lblaw[0].bar = CFG_LBLAWBAR0_PRELIM;
  85         im->sysconf.lblaw[0].ar = CFG_LBLAWAR0_PRELIM;
  86 #else
  87 #error  CFG_BR0_PRELIM, CFG_OR0_PRELIM, CFG_LBLAWBAR0_PRELIM & CFG_LBLAWAR0_PRELIM must be defined
  88 #endif
  89
  90 #if defined(CFG_BR1_PRELIM)  \
  91         && defined(CFG_OR1_PRELIM) \
  92         && defined(CFG_LBLAWBAR1_PRELIM) \
  93         && defined(CFG_LBLAWAR1_PRELIM)
  94         im->lbus.bank[1].br = CFG_BR1_PRELIM;
  95         im->lbus.bank[1].or = CFG_OR1_PRELIM;
  96         im->sysconf.lblaw[1].bar = CFG_LBLAWBAR1_PRELIM;
  97         im->sysconf.lblaw[1].ar = CFG_LBLAWAR1_PRELIM;
  98 #endif
  99 #if defined(CFG_BR2_PRELIM)  \
 100         && defined(CFG_OR2_PRELIM) \
 101         && defined(CFG_LBLAWBAR2_PRELIM) \
 102         && defined(CFG_LBLAWAR2_PRELIM)
 103         im->lbus.bank[2].br = CFG_BR2_PRELIM;
 104         im->lbus.bank[2].or = CFG_OR2_PRELIM;
 105         im->sysconf.lblaw[2].bar = CFG_LBLAWBAR2_PRELIM;
 106         im->sysconf.lblaw[2].ar = CFG_LBLAWAR2_PRELIM;
 107 #endif
 108 #if defined(CFG_BR3_PRELIM)  \
 109         && defined(CFG_OR3_PRELIM) \
 110         && defined(CFG_LBLAWBAR3_PRELIM) \
 111         && defined(CFG_LBLAWAR3_PRELIM)
 112         im->lbus.bank[3].br = CFG_BR3_PRELIM;
 113         im->lbus.bank[3].or = CFG_OR3_PRELIM;
 114         im->sysconf.lblaw[3].bar = CFG_LBLAWBAR3_PRELIM;
 115         im->sysconf.lblaw[3].ar = CFG_LBLAWAR3_PRELIM;
 116 #endif
 117 #if defined(CFG_BR4_PRELIM)  \
 118         && defined(CFG_OR4_PRELIM) \
 119         && defined(CFG_LBLAWBAR4_PRELIM) \
 120         && defined(CFG_LBLAWAR4_PRELIM)
 121         im->lbus.bank[4].br = CFG_BR4_PRELIM;
 122         im->lbus.bank[4].or = CFG_OR4_PRELIM;
 123         im->sysconf.lblaw[4].bar = CFG_LBLAWBAR4_PRELIM;
 124         im->sysconf.lblaw[4].ar = CFG_LBLAWAR4_PRELIM;
 125 #endif
 126 #if defined(CFG_BR5_PRELIM)  \
 127         && defined(CFG_OR5_PRELIM) \
 128         && defined(CFG_LBLAWBAR5_PRELIM) \
 129         && defined(CFG_LBLAWAR5_PRELIM)
 130         im->lbus.bank[5].br = CFG_BR5_PRELIM;
 131         im->lbus.bank[5].or = CFG_OR5_PRELIM;
 132         im->sysconf.lblaw[5].bar = CFG_LBLAWBAR5_PRELIM;
 133         im->sysconf.lblaw[5].ar = CFG_LBLAWAR5_PRELIM;
 134 #endif
 135 #if defined(CFG_BR6_PRELIM)  \
 136         && defined(CFG_OR6_PRELIM) \
 137         && defined(CFG_LBLAWBAR6_PRELIM) \
 138         && defined(CFG_LBLAWAR6_PRELIM)
 139         im->lbus.bank[6].br = CFG_BR6_PRELIM;
 140         im->lbus.bank[6].or = CFG_OR6_PRELIM;
 141         im->sysconf.lblaw[6].bar = CFG_LBLAWBAR6_PRELIM;
 142         im->sysconf.lblaw[6].ar = CFG_LBLAWAR6_PRELIM;
 143 #endif
 144 #if defined(CFG_BR7_PRELIM)  \
 145         && defined(CFG_OR7_PRELIM) \
 146         && defined(CFG_LBLAWBAR7_PRELIM) \
 147         && defined(CFG_LBLAWAR7_PRELIM)
 148         im->lbus.bank[7].br = CFG_BR7_PRELIM;
 149         im->lbus.bank[7].or = CFG_OR7_PRELIM;
 150         im->sysconf.lblaw[7].bar = CFG_LBLAWBAR7_PRELIM;
 151         im->sysconf.lblaw[7].ar = CFG_LBLAWAR7_PRELIM;
 152 #endif
 153 }
 154
 155
 156 /*
 157  * Initialize higher level parts of CPU like time base and timers.
 158  */
 159
 160 int cpu_init_r (void)
 161 {
 162         return 0;
 163 }